数字逻辑与系统设计 课件 第8章 数字系统设计

第8章数字系统设计8.1概述8.2处理流程的电路结构8.3数据处理结构8.4状态机8.5模块互联

8.1概述

数字系统设计的核心是自顶向下的设计思想和模块化的设计方法，其实质是三个问题：

(1)模块划分，即系统应该被划分为几个模块。

(2)模块互联，即各个模块间的连接接口如何规划。

(3)模块通信，即各个模块之间的数据如何交互。

数字电路系统的设计方法有试凑法和自上而下法。

(1)试凑法。

试凑法把系统的总体方案分成若干个相对独立的功能部件，然后用组合逻辑电路和时序逻辑电路的设计方法分别设计并构成这些功能部件，最后把这些已经确定的部件按要求拼接组合起来，便构成完整的数字系统。

(2)自上而下法。

自上而下(或自顶向下)的设计方法适用于较大规模的数字系统。把较大规模的数字系统从逻辑上划分为控制器和受控制器电路两大部分，采用逻辑流程图或其他工具来描述控制器的控制过程，并根据控制器及受控制器的逻辑功能，选择适当的功能器件来实现。控制器或受控制器本身又分别可以看成一个子系统，逻辑划分的工作还可以在控制器或受控制器内部多重进行。

数字系统设计能力的培养要从小系统入手，如同“滚雪球”一样。在前面章节的基础电路上组合改进实现小系统设计，再在小系统上不断增加和完善功能，最后实现一个大系统，最终达到能够设计大系统的目标。

例如，某简单的小型数字系统的功能要求如下：有4×4矩阵数字键盘和一行5个数码管，每个按键上标有一位十六进制数符，十六个按键标注不同值，每按一次键，相应的十六进制数符就显示在最右边的数码管上，以前显示的数符都向左移一个数码管。

本章的系统设计采用进阶提升的方式来描述数字系统设计的基本理念、思维、方法和手段，使初学者实现设计能力的提升。

首先描述处理流程如何用电路实现，可以使初学者的设计角度从门电路或基本功能电路上转换到系统结构上，完成设计思维的提升。无论数字系统是否复杂，其功能是可以用操作流程来描述的，特别是有计算机编程经验的人来学更是容易接受。

其次介绍常用的处理电路结构，可以使初学者学会功能流程的工程设计思路，从而理解速度与资源的制衡关系，领会“因需可定”的工程设计理念。

然后将时序电路设计升迁到功能模块，将有限状态机与处理流程相融合，采用扩展有限状态机来进行规范说明和描述，使初学者的设计着眼点从时序升格至流程，从而为进一步学习复杂设计理论和实现复杂设计奠定基础。

最后介绍系统的模块划分和互联，利用数据处理功能来分类和设计模块，利用“服务”来描述模块之间的交互，采用易读易懂且关系明晰的原语来设计模块之间的通信，从而实现系统设计能力的提升。

8.2处理流程的电路结构

处理流程通常有算术逻辑运算、数据保存、流程控制这三个基本要素构成。8.2.1算术逻辑运算

1.算术运算基本算术运算主要包括加、减、乘、除。这些基本算术运算通过组合实现各种数学表达式的计算。例如，y=(x1+x2)x3-(x4+x5)/x6

可以采用如图8-1所示的结构来实现。

图8-1数字表达式的实现结构

任何一种处理都可以看成是一个部件，它有输入和输出，其功能可以采用函数来表示。例如，输入为x，输出为y，该部件功能函数为y=f(x)，f

代表功能。

基本算术运算所对应的部件分别称为加法器、减法器、乘法器和除法器。比较器是一种特殊的减法器，不用输出差，只需要输出是否大于、小于和等于三种逻辑量。

2.逻辑运算

常用逻辑运算包括与、或、非和异或四种。逻辑运算主要用于数位处理或检测、条件判定等处理。

8.2.2数据保存

在数字系统设计中，数据保存是一个核心环节，它确保了数据的稳定性和可靠性。通常采用寄存器和RAM来实现数据保存。

常规寄存器有6个信号：时钟CLK、使能E、数据D、清零R、置位S

和输出Q。通常配置为沿触发，异步清零和置位。其适用于存储少量的，但是需要快速访问的数据。

8.2.3流程控制

流程控制是处理的“指挥中心”，前文从功能上描述了它的功能描述结构和实现部件与结构，下文将从具体电路实现及设计原理上进行描述。

流程控制结构主要有顺序结构、分支结构和循环结构。顺序结构就是按顺序逐一执行操作。

1.分支结构

分支结构是指根据不同条件执行不同的操作。

例如：

分支结构可以分为两个功能部分：条件判断和选择执行。前者来决定哪个条件成立，生成相应的条件号；后者根据前者生成的条件号来决定哪个结果被输出。

1)条件判断

条件判断可以描述为：当i<a

时，条件1成立，其他条件不成立；当a≤i<b

时，条件2成立，其他条件不成立；当b≤i<c时，条件3成立，其他条件不成立；当i≥c时，条件4成立，其他条件不成立。

在条件判断中，i分别与3个数相比较，即i与a、i与b、i与c。比较运算实质是一种数学运算，差为0表明相等；差是正数表明大于；差是负数表明小于。进行比较运算的部件称为比较器。

将i与这三个数比较的结果进行组合，输出相应的条件号。

条件判断的实现结构如图8-2(a)所示。

2)选择执行

选择执行可以描述为：当条件1成立时，Y=f1(X)；当条件2成立时，Y=f2(X)；当条件3成立时，Y=f3(X)；当条件4成立时，Y=f4(X)。采用如图8-2(b)所示的描述方式，每个函数都对输入

X

进行运算，根据条件号选择其所对应的函数计算结果作为输出。

图8-2分支结构的实现结构

2.循环结构

有时处理操作需要在一定条件下反复执行某些操作，这种操作称为循环。反复执行的操作称为循环体，执行所需要的条件称为循环条件。循环条件是循环体内存储量或外部输入量的值满足某种关系。

循环结构有两种形式，即当型和直到型，流程图结构如图8-3(a)所示。当型循环根据条件判定结果决定是否执行循环体；而直到型循环先执行循环体，根据条件判定结果决定是否再执行循环体。

循环结构的处理电路结构如图8-3(b)所示，其中输入信号EN为使能循环信号，输出信号OV为循环结束指示信号。EN信号无效时执行初始化循环体存储量，EN信号有效时可以执行循环体操作，通常是通过条件判定来决定是否执行循环体操作。当条件判定不满足时，循环体操作不再执行，电路处于保持状态。若条件判定满足，则OV为0，否则为1。

图8-3循环结构处理流程与结构

例如，阶乘运算y=N!的计算流程如图8-4所示。图8-4阶乘的循环计算流程

仿真波形如图8-5所示，其中数值为十进制数。x图8-5阶乘运算的仿真波形

8.3数据处理结构

8.3.1并行结构并行结构的特点是所有数据量均以寄存器的存储方式呈现，所有运算和控制都由各自单独的电路来实现。数据可以同时进行读写，数据运算和控制采用专用独立电路，故处理速度快，但资源占用量较大。

例如，数字信号处理中最为常用的卷积运算是对连续输入数据的延时加权求和，其运算公式为

这里，xn

是当前输入，xn-m

是从当前前移m

个时刻时的输入值，hm是给定的权值。

由于要保存

M-1个以往时刻的输入值且随时刻后移不断顺序更新，故采用移位寄存器来保存输入值。当前输入和所有寄存器的输出分别乘以相应权值后求和即可实现该数据运算，电路结构如图8-6所示。为了保证同步操作，电路对输入

X

进行锁存后再参与计算。计算输出Y

采用同步输出方式。

图8-6卷积运算的电路结构

仿真测试时采用周期为10ns的时钟，输入数据按先后顺序依次为-63、116、-124、85、-13、63、0，时序仿真波形如图8-7所示。图8-7卷积运算电路的10ns时钟时序仿真波形

为了测试最小时钟周期，将时钟周期减小并仿真测试，可以找到一个出现错误的时钟，这个时钟可以近似为最小值。因为仿真不可能是全部数据，所以仿真得到的最小值不一定是真正最小值，真正最小值应不小于该值。通过内部门电路的分析才能得到最大处理时长，也就决定了最小周期。采用周期为4.6ns的时钟仿真时结果出错，如图8-8所示。

图8-8卷积运算电路的4.6ns时钟时序仿真波形

8.3.2流水结构

如果数据更新周期小于处理时长，那么如何设计电路才能尽可能满足需要?设计电路需要将运算分成两步，每步的运算时长小于数据更新周期。具体做法是在中间运算中加上一级寄存器来锁存中间结果，构成两级流水结构，从而使两级锁存之间的运算时长减小，如图8-9所示。

图8-9卷积运算的流水结构电路

采用周期为4ns的时钟进行仿真，其波形图如810所示。图8-10卷积运算的流水结构的电路时序仿真波形

为了进一步提高运算速度，继续增加中间锁存，构成四级流水结构，如图8-11所示。图8-11卷积运算的四级流水结构电路

四级流水结构可使时钟周期降至2.2ns，其时序仿真如图8-12所示。图8-12卷积运算的四级流水结构电路时序仿真波形

通过寄存器锁存构成多级运算结构来提高处理速度，如图8-13所示，这种电路结构称为流水线结构。流水线分为4级，每级处理时长分别为τ1、τ2、τ3、τ4。更新周期要大于流水线各级处理时长的最大值，即max(τ1，τ2，τ3，τ4)。流水线中每级的处理时长都很短，从而整体处理速度加快。

图8-13多级流水线示意结构

8.3.3串行结构

采用FPGA来实现并行结构时，电路占用了大量的寄存器和逻辑单元。在处理速度需求较低时，并行结构的优势没有发挥出来，但占用大量逻辑资源的缺点使电路成本较高。为了使逻辑资源占用与处理速度相适配，尽可能使用存储器并复用运算逻辑单元。

串行结构中的数据保存在存储器中。数据处理时从存储器中读取数据，将计算结果保存至存储器。结合存储器的特点，采用不同方式进行读写，最为常用的方式是同步读写。

下面仍以卷积运算为例来探讨串行结构的设计。

每来一个数据需要先加权求和再移位存储，移位存储是为了下一个数据提供历史数据。假定输入数据信号为

X，以往的数据保存在RAM存储单元XM[0]~XM[M-2]内。若当前数据为xn，则存储单元中的数据按地址从小到大依次为数据xn-1~xn-M+1。为了保证权值下标与数据一致，权值h1~hM-1依次保存在ROM存储单元HM[0]~HM[M-2]中。

加权求和的计算表达式为

移位存储的状态方程为

实际存储器的输入DI和输出DO是不同的，当采用读优先时，可以对同一地址AD实现同时读写。按照存储器操作的形式来重写表达式，即

加权求和流程和移位存储流程分别如图8-14(a)和图8-14(b)所示。图中i为循环控制量同时也作为地址偏移量。从流程中可以看出加权求和与移位存储可以同时进行，两者的流程可以合并成一个完整运算的流程，如图8-14(c)所示。

图8-14卷积运算的串行处理流程

整个运算的工作时序如图8-15所示。图8-15卷积运算的串行处理流程工作时序

其中：

串行结构电路设计的重点是状态设计和存储与运算一体化设计。在涉及大量数据运算时，合理的结构可以有效减少寄存器和逻辑运算器的使用，节约逻辑电路资源。

8.4状态机

8.4.1有限状态机有限状态机(FSM)主要用于设计计算机程序和时序逻辑电路。它被设想为抽象机器，可以处于有限数量的用户定义的状态之一。机器一次只能处于一种状态，它在任何给定时间所处的状态称为当前状态。当有触发事件或条件满足时，它可以从一种状态改变为另一种状态(称为转移)。

某闸机如图8-16所示，它由门禁闸机控制器(简称闸控器)、RFID识别器、闸门启闭器、语音播放器、红外线检测器、指示灯显控器构成。

图8-16门禁闸机的电路结构

闸控器需要三种状态：禁行态、待入态和待出态。控制流程采用状态—触发思路来描述，即在何种状态下何种变化会导致何种操作。控制器加电后进入禁行态。在禁行态下，若信号C变为高，则进行通行控制操作，并进入待入态；在待入态下，若N个时钟周期内没人进入，则进行禁行控制操作并返回禁行态；在待入态下，若有人进入，则转入待出态；在待出态下，若检测没人在通道，则进行禁行控制操作，并返回禁行态。

采用有限状态机描述时，等待

N

个时钟周期就意味需要N个不同的状态。因此，待入状态细分为待入1态、待入2态(已经等待1个时钟周期)、……、待入

N

态(已经等待N-1个时钟周期)。

对各状态进行赋值，禁行态定为0，待入1态定为1，待入2态定为2，……，待入

N态定为N，待出态定为

N+1。

其状态转移如图8-17所示。图8-17闸控器电路的状态转移图

功能仿真波形如图8-18所示。图8-18闸控器电路的功能仿真波形

8.4.2高级状态机

在数字系统设计中，行为描述和系统实现是两个关键步骤。可以通过高级状态机来描述系统的行为，再使用标准处理器架构来实现系统设计。

具体而言，设计的第一步是准确捕获所需的系统行为，使用高级状态机或其他形式的形式化描述来明确系统应有的功能和操作。第二步是将这种行为转换为具体的电路设计。以处理器架构为基础，通常包括控制器和与之相连的数据通路。

例如，需要设计一个自动售货机系统，当投入足够的钱后就可以得到商品。该数字系统如图8-19所示，它由自动售货机控制器(简称自动售货机)、投币识别器、分配货物模块、投币面额检测器、货物售价输入模块组成。投币识别器提供一个1位输入C，当检测到货币时，在一个时钟周期内C变为1；一个8位输入A表示插入硬纸币的面额，例如，1元(00000001)或10元(00001010)。另一个8位输入S

表示货物的售价，如12元(00001100)，这可以由机器拥有者设置。

当处理器检测到存入的货币总价值等于或超过一瓶汽水的售价时(例如，1+10+1≥12)，处理器应该在一个时钟周期内将一个输出位

D

设置为1，从而分配一个货物(这台机器只提供一种类型的货物，并且不找零)。假设值

A

在下一个货币存入之前保持不变，并且在连续存入货币之间可能有许多时钟周期。

图8-19自动售货机的电路结构

使用图8-20的高级状态机描述自动售货机功能，扩展了状态转移图，以描述更复杂的行为。高级状态机与有限状态机的主要区别有：

(1)状态转移的条件可以是复杂的描述，也就是说可以处理多位数据的输入和输出，而不仅仅是单个比特。

(2)状态对应的输出结果也可以是复杂的功能，包括本地存储以及算术运算，如加法和比较，而不仅仅是布尔运算。

图8-20自动售货机的高级状态机

再使用处理器的构架来实现系统，将系统分为控制器和数据通路两部分。数据路径包含一个用于存储总钱数tot的寄存器，一个加法器用于计算tot+A，以及一个比较器用于计算tot<S。自动售货机的电路实现构架如图8-21所示。

图8-21自动售货机的电路实现构架

控制器采用有限状态机描述(如图8-22所示)，它通过设置数据路径组件的控制输入信号，例如，寄存器的加载控制输入load来驱动整个系统的行为。控制器还负责根据数据路径组件的状态或输出，确定系统的下一个状态。

图8-22自动售货机的状态转移图

功能仿真波形如图8-23所示。图8-23自动售货机的功能仿真波形

8.4.3规范说明与描述语言

有限状态机主要用于描述状态转移，而转移过程所要做的处理操作没法呈现出来，下面引入一种可以将状态转移与转移过程中所进行的处理流程融于一体的描述语言。

规范说明与描述语言是一种描述实时系统的建模语言，它既可以规范说明一个系统所应具有的行为，也可以描述一个系统实际具有的行为。SDL广泛应用于自动汽车、航空、交通、医疗和电信领域。

进程是系统行为最基本的执行实体，由用于执行的代码组成，主要描述处理步骤和具体操作。系统行为通过若干进程实例来描述，进程实例之间利用信号进行消息传递。

进程描述是基于扩展FSM的，其内部含有私有存储空间和消息队列。私有存储空间主要用来保存工作状态和处理变量，而消息队列则处于输入端口来接收消息(相当于FSM的输入)，处理过程中也会产生消息传至输出端口(相当于FSM的输出)。进程中的消息相当于FSM中的输入/输出，状态决定进程在接收到特定消息时应有哪种行为，转移是两状态之间的执行代码。

进程通常用进程图来定义和描述，进程图的内容主要是状态机图，常用符号如表8-1所示。

常规的连接规则如下：

(1)只有输入、优先输入、连续信号才能使状态发生转移。

(2)状态后面只能跟随输入、优先输入、连续信号和输入保存。

(3)输出只能发生在进程对输入的响应动作的执行过程中，无入必无出。

常规的有限状态机主要由状态、输入和输出构成，其主要作用是展示状态转移。SDL是扩展的有限状态机，它不仅将状态、输入和输出之间的关系展示出来，同时展示出具体的输入响应处理过程。

进程图实质是某状态下输入触发的流程，图8-24为某进程示意图。

图8-24某进程示意图

以闸控器为例，根据其有限状态机图和工作流程可得如图8-25所示的SDL进程图。图8-25闸控器的SDL进程图

进程中的内部计时操作可以有内部专用定时器，它采用专用电路模块实现，其状态转移如图8-26所示。其中，T

为启动和关闭信号，TO为定时超时标志信号。M

为设定的延时值，M

为0表明关闭定时，M

为1表明后续时钟超时处理，其他值表明

M

个时钟后超时处理。

图8-26进程内部专用定时器的状态图

闸控器采用内部定时器来实现等待进入的进程图如图8-27所示。图8-27基于内部定时器触发的进程图

8.4.4设计示例

SLIP(SerialLineIP)协议是一种串行线上对互联网网络数据报进行封装的简单组帧方式。协议采用字符END(0xC0)来表示一帧的开始和结束。为了防止数据中出现0xC0使收方错误地终止一帧的接收，因此需要采用转义方式来表示END，即当数据中有END字符时采用ESC+0xDC两个字符来替代。ESC作为转义符，数据中本身所有的字符ESC也需要通过转义来表示，即当数据报中有ESC字符时，需要用ESC+0xDD替代。

发方的发送操作流程如下：

(1)启动发送，发送开始字符END。

(2)判定已发字符数是否小于N，否则转向执行(5)。

(3)从存储器中取出当前待发字符，判定字符是否为END或ESC，若是则先输出ESC再输出0xDC或0xDD，否则直接输出待发字符。

(4)已发字符数增1，转向执行(2)。

(5)发送结束字符END后结束发送。

其操作流程图如图8-28所示。

图8-28SLIP协议发送操作流程

在发送操作电路中，字符输出操作是由外部电路完成，外部控制电路通过“数据发送”事件信号DatTx启动逐个字符发送存储器数据的操作，全部数据发送完毕，产生“数据发送完成”事件信号DatTxEnd返给外部控制电路以告知数据发送完毕。

由于字符发送是由外部传输电路实现，所以每次字符发送产生一个“字符发送”事件信号ChTx让外部传输电路启动给定字符的发送，外部传输电路发送完字符后产生“字符发完”事件信号ChTxEnd来告知发送操作电路。外部传输电路发送需要一定时长，因此，发送操作中存在一个等待操作，即等字符发完。

发送操作电路收到“字符发完”事件信号后才可以进行后续操作。后续工作有三种情况：

一种是刚发完正常字符，接着发送后一个字符；第二种是刚发完0xDB，接着发送0xDC或0xDD；第三种是刚发完结束字符，结束发送。因此发送完等待分为三种状态，即常规发送等待(TXW)、特殊发送等待(STXW)和结束发送等待(ETXW)。

下面进行发送操作电路的工作状态分析。

(1)加电后，电路进入空闲状态(IDLE)。

(2)电路被DatTx触发后，先产生ChTx触发外部传输电路进行字符0xC0发送，同时将发送字符序号置0，进入状态TXW。

(3)在状态TXW下，电路被ChTxEnd触发后，若发送字符数达到规定数目N，则产生ChTx进行字符0xC0发送，并进入状态ETXW；若待发字符是特殊字符，则将待发字符置为0xDC或0xDD，产生ChTx发送0xDB，进入状态ETXW；若待发字符是正常字符，则产生ChTx发送待发字符，进入状态TXW。

(4)在状态STXW下，电路被ChTxEnd触发后，发送待发字符，进入状态TXW。

(5)在状态ETXW下，电路被ChTxEnd触发后，表明当前发送操作结束，产生DatTxEnd并进入状态IDLE。

发送器有11个输入/输出，如图8-29所示。

图8-29SLIP协议发送器电路符号

在电路中实现信号触发是通过判定信号电平是否发生改变来确定的，即产生信号时，将当前信号的输出电平反转，在功能真值表中采用“↕”表示。

在发送操作中，需要对发送数目进行计数，所以需要寄存已经发送的数目txi。

发送电路是一个有限状态机，其状态转移如表8-2所示。

整个发送操作的SDL流程如图8-30所示。图8-30SLIP协议发送的SDL流程图

产生事件信号采用电平翻转电路，如图8-31(a)所示，事件信号变化检测采用当前时刻值与前一时刻值对比判定，可以采用锁存和异或门组合电路完成，如图8-31(b)所示。图8-31事件信号产生与检测电路

仿真波形如图8-32所示。图8-32SLIP协议发送电路的仿真波形

8.5模

块

互

联

8.5.1互联描述

SDL的组织有两部分：系统与行为体。行为体是系统结构的组成部分，有两种类型：功能块和进程。功能块是结构化组成部分，它主要用来模块化功能行为，并不实现任何具体操作。一个功能块可以进一步分解成许多功能块，方便处理更大的系统。

因此，一个SDL图有三部分：系统、功能块和进程。系统定义了整个设计中所涉及的主要功能实体；功能块展示了功能实现所需要的操作执行实体及它们之间的关系；进程是最基本的执行实体，它描述处理步骤和具体操作。

一个系统由若干功能块组成，一个功能块由若干功能相近的进程或功能块组成，一个进程是一个有限状态机。系统行为通过进程实例来描述，进程实例之间利用信号进行消息传递，即有限状态机中的输入/输出。

SDL采用图来说明建模过程。功能块采用内部有功能块名称的实线矩形来表示；进程采用实线圆角方框来表示，内部有进程名称和启动时实例数目与最大数目，两个数目在进程名称后的括号内，省略则表示启动时实例数目为1且最大数目无限。

整个系统的构架可采用如图8-33所示的树状层次关系描述，叶子是进程。

图8-33系统架构的树状层次关系描述

最为常用的是如图8-34所示的包含关系描述。系统包含关系图中列出了功能块及它们之间的消息交互关系，而功能块包含关系列出了进程或子功能块及它们之间的消息交互关系。

图8-34系统的包含关系描述

8.5.2服务原语

整个系统中的各进程是靠消息交互触发处理操作的，模块互联设计的首要任务是规范消息设计。

在日常生活中，两个实体之间的交互行为是非常普遍的。交互行为可视为服务活动，根据行为特征和发生场景可将两个实体分为服务用户和服务提供者。

以顾客去茶馆喝茶时与服务员之间的服务活动对话为例，顾客就是服务用户，服务员就是服务提供者。两者之间的正常服务活动对话可以分为四种类型，如图8-35所示。

图8-35茶馆的服务活动对话

在同一个系统中，模块N作为服务提供者，模块M为服务用户，两者之间交互的基本服务原语有四类：

(1)请求(Request，Req)，即由服务用户产生发向服务提供者，服务用户让服务提供者激活相应的服务。

(2)确认(Confirm，Cfm)，即由服务提供者产生发向服务用户，服务提供者向服务用户传送前面服务请求的服务结果。

(3)指示(Indication，Ind)，即由服务提供者产生发向服务用户，服务提供者向服务用户指示它内部发生了对服务用户非常重要的事件，使服务用户激活相应的处理。

(4)响应(Response，Rsp)，即由服务用户产生发向服务提供者，服务用户向服务提供者告知前面指示所激活的处理结束。

通常“请求”与“确认”为一对，“指示”与“响应”为一对，没有“请求”就不会单独产生“确认”，没有“指示”也不会单独产生“响应”。如果服务提供者接收“请求”并立即执行且不影响下一次“请求”的接收，同时服务用户认为服务提供者完全可以在下一次“请求”产生之前完成服务，那么服务提供者可以不用产生“确认”，服务用户也不用等待“确认”。

原语通常针对某一行为来描述。图8-36是对茶馆服务采用原语进行规范描述。在D型服务中，服务员给用户提供的行为是上茶，是服务员接收“点茶请求”后自己发起的行为，而不是对顾客点茶行为的确认，故采用“指示”原语。从功能上看，这个行为是服务员对顾客点茶行为的确认。因此，原语的设计优先针对行为，这样条理清晰，不容易产生理解偏差。

图8-36茶馆服务的原语描述

8.5.3设计示例

一个数字系统设计要从整体开始，步步细化，最后到执行细节(进程)。

通信系统