配套课件-数字电子技术

第１章数制与编码1.1绪论1.2数制及其转换1.3编码1.1绪论

1.1.1模拟电子技术和数字电子技术

电子技术可分为模拟电子技术和数字电子技术。模拟电子技术是一门研究对仿真信号进行处理的模拟电路的学科。它以半导体二极管、半导体三极管和场效应管为关键电子器件，包括功率放大电路、运算放大电路、反馈放大电路、信号运算与处理电路、信号产生电路、电源稳压电路等内容。数字电子技术主要研究各种逻辑门电路、集成器件的功能及应用、逻辑门电路组合和时序电路的分析和设计等。同样，测量信号可以分为模拟量和数字量。所谓模拟量，是指在时间和数值上都连续变化的物理量。表示模拟量的信号称为模拟信号(AnalogSignals)。例如，模拟语言的音频信号(可以通过送话器把声音信号转换成相应的电信号)、模拟温度变化的(如从热电偶上得到的)电压信号等都属于模拟信号。图1.1所示的信号就是一个模拟信号。我们把处理模拟信号的电子电路称为模拟电路，如各类放大电路、稳压电路等。所谓数字量，是指其变化在时间和数值上都是离散的或者是断续的物理量。表示数字量的信号称为数字信号(DigitalSignals)，如图1.2所示。图1.1模拟信号图1.2数字信号我们把处理数字信号的电子电路称为数字电路，如在本书后面章节中介绍的门电路、编码器、译码器和计数器等。由于数字电子技术的迅速发展，尤其是微型计算机在自动控制和自动检测系统中的广泛应用，用数字信号代替模拟信号的情况也更加普遍。故通常会将模拟信号转化为数字信号，以便于信号的存储、分析和传输等。1.1.2数字电路的发展趋势与分类

1.数字电路的发展

数字电路的发展经历了由电子管、半导体分立器件到集成电路的过程。从20世纪60年代开始，数字集成器件主要是用晶体管工艺制成的小规模逻辑器件，随后发展到中规模逻辑器件；20世纪70年代末，微处理器的出现使数字集成电路的性能发生了质的飞跃；从20世纪80年代中期开始，超大规模集成电路、专用集成电路制作技术日益成熟。电子计算机是数字电路应用的典型代表，并随着数字电子技术的发展而发展。数字电路的发展不仅表现在集成度方面，而且在半导体器件的材料、结构、生产工艺上均有体现。早期的逻辑门电路是TTL型逻辑门电路，后来随着其工艺的不断改进而改进。随着MOS工艺特别是CMOS工艺的发展，数字集成电路集成度越来越高，工作速度越来越快，功耗则越来越低。

2.数字集成电路的分类

早期的逻辑门电路采用电阻、电容、二极管、晶体

管等分立元件构成。1961年美国德克萨斯仪器公司率先

将数字电路的元器件和连线制作在同一硅片上，构成一个具有特定功能的完整电子电路，即集成电路（IntegratedCircuit，IC）。

1)按集成度分类

根据集成电路规模的大小，通常将其分为小规模集成电路（SmallScaleIntegrationCircuit,SSIC）、中规模集成电路(MediumScaleIntegrationCircuit,MSIC)、大规模集成电路(LargeScaleIntegrationCircuit,LSIC)、超大规模集成电路(VeryLargeScaleIntegrationCircuit,VLSIC)。其分类依据是一片集成电路芯片上包含的逻辑门个数或元件个数。小规模集成电路SSIC通常集成的逻辑门个数或元件个数为10～100元件/片;中规模集成电路MSIC集成的逻辑门个数或元件个数为102～103元件/片;大规模集成电路集成的逻辑门个数或元件个数为103～104元件/片;超大规模集成电路集成的逻辑门个数或元件个数已经超过了104元件/片。本书主要对小规模集成电路（SSIC）进行介绍。

2)按有源器件分类

集成电路按有源器件可以分为双极型和单极型两类。所谓双极型和单极型，主要是针对组成集成电路的晶体管的极性而言的。

双极型集成电路是由NPN或PNP型晶体管组成的。由于电路中载流子有电子和空穴两种极性，因此取名为双极型集成电路。双极型集成电路分为晶体管-晶体管（Transistor-TransistorLogic，TTL）电路、发射极耦合逻辑(EmitterCoupledLogic，ECL)电路和集成注入逻辑(IntegratedInjectionLogic，IIL)电路。单极型集成电路是由MOS场效应晶体管组成的。因

场效应晶体管只有多数载流子参与导电，故称场效应晶

体管为单极晶体管，由这种单极晶体管组成的集成电路

就称为单极型集成电路。单极型集成电路可以分为PMOS、NMOS和CMOS电路。PMOS(PositivechannelMetalOxideSemiconductor，P沟道金属氧化物半导体)是指N型衬底、

P沟道，靠空穴的流动运送电流的MOS管电路。

NMOS（NegativechannelMetalOxideSemiconductor，N沟道金属氧化物半导体）是指P型衬底、N沟道，靠电子的流动运送电流的MOS管电路。CMOS(ComplementaryMetalOxideSemiconductor，互补金属氧化物半导体）由增强型PMOS和增强型NMOS组成，这两种电路在CMOS中始终处于互补的状态。目前，TTL和CMOS电路得到了广泛的应用。TTL是出现较早的一种集成电路，按其消耗的功率（功耗）和工作速度可分为74（普通或标准）系列、74H（High-speed，高速）系列、74S（Schottky，肖特基）系列、74LS（LowpowerSchottky，低功耗肖特基）系列、74AS（AdvancedSchottky，为进一步缩短传输延迟时间而设计的改进型）系列、74ALS(AdvancedLowpowerSchottky)系列等。它们的工作电压都是5V。不同系列的TTL器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。例如，7420、74H20、74S20、74LS20、74ALS20都是双四输入与非门，都采用14条引脚双列直插式封装，而且输入端、输出端、电源、地线的引脚位置也是相同的。

4000系列是早期开发的CMOS电路，工作电压为3～

18V。虽然CMOS出现得晚一些，但由于它有效地克服了TTL和ECL集成电路中存在的单元电路复杂、元件之间需外加电隔离、功耗大等影响集成密度提高的严重缺点，因而在向LSIC和VLSIC的发展中，CMOS集成电路已占据了统治地位。

3)按工作环境分类

按工作环境，数字集成电路可分为以下几类：

（1）54系列：工作环境温度为-50～125℃，电源电压范围为4.5～5.5V。

（2）74系列：工作环境温度为0~70℃，电源电压范围为4.75～5.75V。

54系列电路和74系列电路具有完全相同的电路结构和电气性能参数，所不同的是，54系列比74系列的工作温度范围更宽，电源允许的工作范围更大。

4)按电路逻辑功能分

按逻辑功能，数字集成电路可以分为组合逻辑电路、时序逻辑电路和接口电路。这部分内容将在后面的章节进行详细介绍。1.1.3数字电路的特点

(1)稳定性好，精度高。由于只要能够正确区分0和1两种状态，电路就可以正常工作，因此，数字电路对元器件参数的精度、电源电压的稳定性等要求，都明显低于模拟电路。数字电路可以通过增加数字信号的位数提高精度，具有工作可靠性高、稳定性好、精度高等特点。

(2)结构简单，便于批量生产。数字电路结构简单，体积小，通用性强，便于集成化、系列化、规模化生产，因此，制造成本低廉。

(3)可编程性。现代数字系统设计，大多采用可编程逻辑器件(ProgrammableLogicDevice，PLD)。用户可根

据实际需要应用硬件描述语言(HardwareDescriptionLanguage，HDL)，在计算机上完成电路的设计(Design)

和仿真(Simulation)。这不仅给产品研发带来了极大的方便，也有助于知识产权的保护。

(4)速度高，功耗低。随着集成电路技术的发展，数字器件的速度越来越快，而功耗越来越低，集成电路中的单管开关速度已高达10－11s，超大规模集成电路芯片的功耗已低至毫瓦级。由于具有精度高、抗干扰能力强、稳定性好、易于制造等特点，近年来数字电路得到了长足的发展，各种数字系统和数字设备已渗透到日常生活的各个领域，数字化已成为当今电子技术的发展趋势。

1.2数制及其转换

1.2.1进位计数制

1.十进制计数制

人类的祖先在长期的生产劳动实践中学会了用十个指头计数，因而产生了我们最熟悉的十进制数。任意一个十进制数（S）10可以表示为其中，ki可以是0~9十个数码中的任意一个;m和n是正整数，表示权；（S）的下标与式中的10是十进制的基数。通常采用下标法表示S的进制数，这里的下标是10，表示S是个十进制数，后面介绍的二进制、八进制、十六进制都采用这种表示方法，后面不再赘述。由于这里的基数为10，每个数位计满10就向高位进位，即逢十进一，所以称为十进制计数制。

【例1.1】将十进制数2001.9写成权表示的形式。

解

(2001.9)10=2×103+0×102+0×101+1×100+9×10－1

2.二进制计数制

在数字系统中，为了便于工程实现，广泛采用二进制计数。这是因为，二进制表示的数的每一位只取数码0或1，因而可以用具有两个不同稳定状态的电子元件来表示，并且数据的存储和传送也可用简单而可靠的方式进行。二进制的基数是2，其计数规律是逢二进一。任意一个二进制数可以表示成其中，ki只能取0或1；m、n为正整数，表示权。

【例1.2】将二进制数1101.101写成权表示的形式。解(1101.101)2=1×23+1×22+0×21+1×20+1×2－1+0×2－2+1×2－3

3.八进制计数制和十六进制计数制

采用二进制计数制，对计算机等数字系统来说，运算、存储和传输极为方便，然而，二进制数书写起来很不方便。为此人们经常采用八进制计数制和十六进制计数制来进行书写或打印。

任意一个八进制数可以表示成(1.3)其中，ki可取0，1，2，…，7八个数之一;m和n为正整数，表示权。八进制数的计数规律为逢八进一。

【例1.3】将八进制数（67.731）8写成权表示的形式。解

(67.731)8=6×81+7×80+7×8－1+3×8－2+1×8－3

任意一个十六进制数可以表示成(1.4)其中，ki可取0，1，2，…，9，A，B，C，D，E，F等十六进制数码、字母之一；m和n为正整数，表示权。

十六进制数的计数规律是逢十六进一。

【例1.4】将十六进制数（8AE6）16写成权表示的

形式。

解

(8AE6)16=8×163+A×162+E×161+6×160

1.2.2进位计数制的相互转换

1.八进制、十六进制与十进制数的转换

一个十进制整数转换成八进制表示的数时，可按除8取余的方法进行。

【例1.5】将十进制数（725）10转换为八进制数。

解转换结果得到（725）10=（1325）8。

【例1.6】将十进制数（725）10转换为十六进制数。

解

转换结果为（725）10=（2D5）16。

一个十进制小数转换成等值的八进制数时，可按乘8取整的方法进行。

【例1.7】将十进制数(0.7875)10转换为八进制数。解注意，小数转换不一定能算尽，只能算到一定精度的倍数为止，因此转换中会产生一些误差。不过当位数较多时，这个误差就很小了。因此转换结果为（0.7875）10≈（0.623）8。

一个十进制小数转换成等值的十六进制小数时，可按乘16取整的方法进行，其步骤与转换成八进制小数的过程相类似。

【例1.8】将(167)8、(0.42)8、(1C4)16和(0.68)16转换成十进制数。

解

2.八进制、十六进制与二进制数的转换

由于数23=8，24=16，所以一位八进制数所能表示的数值恰好相当于三位二进制数能表示的数值，而一位十六进制数与四位二进制数能表示的数值正好相当，因此八进制、十六进制与二进制数之间的转换极为方便。例如：

【例1.9】将(67.731)8和(3AB4)16转换成二进制数。

解反之，由二进制数转换成八进制数时，只要从小数点开始，分别向左右两边把3位二进制数划为一组，最左和最右一组不足3位用0补充，然后每组用一个八进制数码替代即可。

【例1.10】将二进制数(11111101.01001111)2转换成八进制数。

解(11111101.01001111)2=(375.236)8

二进制数转换成十六进制数与此类似，只不过是四位二进制数码分为一组。

【例1.11】将二进制数(01111101.01001111)2转换成十六进制数。

解(01111101.01001111)2=(7D.4F)16

1.2.3原码、反码与补码

1.原码

用原码表示带符号的二进制数时,符号位为0表示正数,符号位为1表示负数。数值位保持不变。

例如,X1=+1101，X2=－1101，X3=0000,则

［X1］原

=01101，［X2］原=11101

整数0的原码有两种形式：

［X3］原=00000或［X3］原=10000

2.反码

与原码相同，用0表示正数，用1表示负数，但其数值位与符号位相关，正数反码的数值位与原码数值位相同，而负数反码的数值位是原码的数值位按位取反。

例如，X1=+1101，X2=－1101，则［X1］反=01101，［X2］反=10010。

同样地，整数0的反码也有两种形式:00…0和11…1。采用反码进行加减运算时，无论进行两数相加还是两数相减，均可通过加法实现。加减运算规则如下:运算时，符号位和数值位一样参加运算，当符号位有进位产生时，应将进位加到运算结果的最低位，才能得到正确的结果。例如，X1=+1110，X2=+1101，求X1－X2和X2－X1均可通过反码相加实现，即

3.补码

用补码表示带符号的二进制数时，符号位与原码、反码相同，数值位与符号位相关，正数补码的数值与原码、反码相同，而负数补码的数值是原码的数值位按位取反，并在最低位加1。

整数0的补码只有一种形式，即00…0。

采用补码进行加减运算时，可以将加减运算均通过加法实现，运算规则如下:运算时，若符号位有进位产生，则应将该进位丢掉后才能得到正确结果。例如，X1＝+1110，X2=+1101，求X1－X2和X2－X1可通过补码相加实现：显然，采用补码进行加减运算最方便。

1.3编码

1.3.1二进制编码

在二进制编码中，自然二进制码是最简单的一种。它的结构形式与二进制数完全相同。表1.1列出了4位自然二进制码，其中每位代码都有固定权值,这种代码称为有权码,各信息位的权值为2i(i是码元位序，i=0，1，…，n－1）。另一种二进制编码是循环二进制码，简称循环码，其特性是任何相邻的两个码字中，仅有一位代码不同，其他位代码则相同，因此循环码又称为单位距离码。例如，表1.1中，7和8是相邻的两个代码，7的代码是0100，8的代码是1100，仅有最高位代码不同。循环码的编码方法不是唯一的，四位循环码就有许多种，表1.1所示的是最基本的一种。循环码是无权码，每一位都没有固定的权值。1.3.2二－十进制编码

数字电路处理的是二进制数码，而人机界面中进行输入和输出的是十进制数。为使数字系统能够传递、处理十进制数，就必须把十进制数的各个数码用二进制代码的形式表示出来。这便是用二进制代码对十进制数进行的编码，简称BCD码。BCD码具有二进制码的形式(四位二进

制码)，又有十进制数的特点(每四位二进制码是一位十进制数)。十进制数共有10个数码，需要用4位二进制代码来表示。4位二进制码可以有16种组合，而表示十进制数只需要10种组合，因此用4位二进制码来表示十进制数有多种选取方式。表1．2列出了几种常用的BCD码与其相应的十进制数。BCD码也分为有权码和无权码两大类。

在采用有权码的一些方案中，用得最普遍的是8421码，即四个二进制，其他的编码方法还有2421码、5211码等。其具体编码值分配如表1.2所示。把一个十进制数变成它的8421码时，十进制数的每一位都单独进行变换。例如1592变为相应的8421码表示，结果为0001010110010010；相反的转换过程也类似，例如0110

1000

0100

0000变为十进制数，结果应为6840。8421码的主要缺点是实现加法运算的规则比较复杂，当两数相加后大于9时还需要对运算结果进行修正。另外，两种有权BCD码2421码和5211码的共同特点是：它们的0和9、1和8、2和7、3和6、4和5互为反码，任何两个这样的编码值相加等于9时，结果的四个二进制位一定为1111，这对求取10的补码是很方便的。

在采用无权码的一些方案中，用得比较多的是余3码和格雷码。

余3码是在8421码的基础上，把每个代码都加0011码而形成的。它的主要优点是执行十进制数相加时，能正确地产生进位信号，而且还给减法运算带来了方便。格雷码的编码规则是使任何两个相邻的代码只有一个二进制位的状态不同，其余三个二进制位必须有相同的状态。这种编码方法的好处是：从某一编码变到下一个相邻的编码时，只有一位的状态发生变化，有利于得到更好的译码波形。格雷码是一种循环码。

格雷码与二进制代码的比较如表1.3所示。1.3.3字符编码

计算机输出到打印机的字符码就是ASCII码。

ASCII码采用7位二进制代码表示10个数字0~9、52个英文大小写字母、32个表示各种符号的代码以及34个控制码，共计128个。

ASCII码表如表1.4所示。第2章逻辑代数2.1概述2.2基本逻辑运算2.3逻辑代数的基本定律2.4逻辑函数的标准形式2.5逻辑函数的几种表示方法间的相互转换2.6逻辑函数的化简

2.1概述

2.1.1逻辑函数的基本概念

从数学观点来讲，研究函数y=5x2+3x时，我们对变量表示什么物理量并不感兴趣。同样，在研究逻辑函数Y=F(A，B)时，我们可以赋给逻辑变量A和B以两个取值

(二元常量1或0)中的一个，而这些逻辑变量表示什么并不

重要。数字电路是一种开关电路。开关的两种状态——“开通”与“关断”常用电子器件的“导通”与“截止”来实现，并用二元常量0和1来表示。另一方面，数字电路的输入、输出量一般用高、低电平来体现，高低电平又可用二元常量来表示。因此，就整体而言，数字电路的输入量和输出量之间的关系是一种因果关系，它可以用逻辑函数来描述。因此，数字电路又称逻辑电路。设输入逻辑变量为A1，A2，…，An，输出逻辑变量为Y，当A1，A2，…，An的取值确定后，Y的值就被唯一地确定下来，则称Y是A1，A2，…，An的逻辑函数，记为

Y=F（A1，A2，…，An）

逻辑变量和逻辑函数的取值只可能是0或1，没有其他中间值。

【例2.1】图2.1所示的裁判电路中，A代表主裁判，B和C代表两个副裁判。在裁判过程中，必须有两个以上裁判（必须包括主裁判）同意裁定，裁判才有效。1表示同意，相当于开关闭合；0表示不同意，相当于开关断开。裁定结果用Y表示，当Y为1时表示裁判有效，相当于指示灯亮；当Y为0表示裁判无效，相当于指示灯灭。显然，裁定结果Y是三个裁判的二值函数，即Y=F(A,B,C)。图2.1裁判电路2.1.2逻辑函数的表示方法

布尔代数是研究逻辑函数的一个数学工具，它最早是由英国数学家布尔于1850年提出来的。但我们现在普遍使用的、适合于数字系统的布尔代数，是由美国贝尔实验室香农于1938年提出的，它为分析、设计数字逻辑电路提供了坚强的理论基础。本书中我们仍采用布尔代数这一术语，不过它是指香农改进的布尔代数，不是原始的布尔代数。布尔代数是按一定逻辑规律进行运算的代数。虽然它和普通代数一样也用字母表示变量，但是在两种代数中变量的含义完全不同。普通代数中的变量一般是连续量，而布尔代数中的变量称为逻辑变量，只有两种取值，即0和1。0和1并不表示数量的大小，而表示两种对立的逻辑状态。常用的逻辑函数表示方法有逻辑真值表法、逻辑函数法、逻辑图法、卡诺图法、波形图法、点阵图法和硬件设计语言法。

1.逻辑真值表法

逻辑真值表是一种用表格表示逻辑函数的方法，它是由逻辑变量的所有可能的取值组合及其对应的逻辑函数值所构成的表格。以图2.1所示的裁判电路为例，根据电路原理，只要A=1,同时B、C至少有一个为1，Y就等于1，于

是得到图2.1的真值表，见表2.1。

2.逻辑函数法

在图2.1所示电路中，根据对电路功能的要求“B和C中至少有一个合上”，可以表示为B+C,“同时还要求合上A”,可以写成A·

(B+C)。因此得到图2.1的逻辑函数:

Y=A·(B+C)(2.1)图2.2采用逻辑图表示图2.1

3.逻辑图法

逻辑图是用规定的图形符号来表示逻辑函数运算关系的网络图形。图2.2所示为采用逻辑图表示图2.1的逻辑功能。

4.卡诺图法

卡诺图是一种几何图形，用来简化逻辑函数表达式，并将表达式化为最简形式的工具。后面会详细介绍采用卡诺图化简逻辑表达式。

5.波形图法

波形图是用电平的高、低变化来动态表示逻辑变量值变化的图形。如果采用波形图来描述式(2.1)的逻辑函数，则只需要将表2.1的输入变量和相应的输出变量取值按时间顺序排列起来，就可以得到所要的波形图，如图2.3所示。图2.3采用波形图表示图2.1的逻辑功能

6.点阵图法

点阵图法是早期可编程逻辑器件中直观描述逻辑函数的一种方法。

7.硬件设计语言法

硬件设计语言法是采用计算机高级语言来描述逻辑函

数并进行逻辑设计的方法，该法应用于可编程逻辑器件中。目前应用最广的硬件设计语言有ABLE-HDL、VHDL等。

2.2基本逻辑运算

2.2.1基本与、或、非运算

在逻辑函数中，与、或、非运算是三种最基本的逻辑运算。这三种基本的逻辑运算可以用图2.4来表示。图2.4基本与、或、非说明电路

1.与运算

如图2.4(a)所示，只有A、B开关同时闭合的时候Y灯才亮。只有决定事物结果的全部条件同时具备时，结果才会发生。这种关系称为逻辑与。其真值表见表2.2。比如,甲、乙二人同住一个房间，房门上并挂各自的一把锁，两人约定同时打开各自的一把锁时，他们才能进入房间。显然，甲、乙二人单独想进房间时，由于另一把

锁未打开，因而无法进入房间。只有两人同时打开自己的锁时，房门才能打开。这是生活中进行逻辑与运算的一个例子。与运算的逻辑关系是：只有逻辑变量A和B同时为1

时，逻辑函数的输出才为1。用布尔代数表达式来描述，可写为

Y=A·B=AB

（2.2）式中,小圆点“·”表示逻辑变量A和B的与运算，又称逻辑乘。书写时小圆点常常省去。工程应用中，与运算采用逻辑与门电路来实现，其逻辑符号如图2.5所示。对于多变量的逻辑乘,可以写成

Y=A·B·C…（2.3）图2.5与门符号

2.或运算

如图2.4(b)所示，在决定事物结果的诸条件中只要有任何一个满足，结果就会发生,这种因果关系叫做逻辑或。其真值表见表2.3。或运算的逻辑关系是：逻辑变量A或B任一为1时，逻辑函数的输出即为1。用布尔代数表达式来描述，可写为

Y=A+B

（2.4）式中,“+”表示变量A和B的或运算，又称逻辑加。工程应用中，或运算用逻辑或门电路来实现，其逻辑符号如图2.6所示。因此，或运算的逻辑图符采用逻辑或门符号。对于多变量的逻辑加,可以写成

Y=A+B+C…（2.5）图2.6或门符号

3.非运算

如图2.4(c)所示,只要某一条件具备了，结果便不发生，而此条件不具备时，结果一定发生。这样的因果关

系叫做逻辑非。其真值表见表2.4。非运算是指某一逻辑函数的运算结果是逻辑变量的相反状态。用布尔代数表达式来描述，可写为

Y=Ａ(2.6)

式中，逻辑变量A上方的短线“－”表示非运算。在逻辑图符中，用小圆圈“。”表示非运算。工程应用中，非运算用非门(反相器)电路来实现,其逻辑符号如图2.7所示。图2.7非门逻辑符号2.2.2复合逻辑运算

实际的逻辑问题往往比与、或、非复杂得多，不过

它们都可以用与、或、非的组合来实现。常见的复合逻

辑运算有与非、或非、与或非、异或、同或等。图2.8给出了这些复合逻辑运算的逻辑符号，表2.5~表2.9所示是其真值表。在与非逻辑中，将A、B先进行与运算，然后将结果求反，最后得到的即为A、B的与非运算结果。因此与非运算可看做与运算和非运算的组合。图2.8中图形符号上的小圆圈表示非运算。

在或非逻辑中，将A、B先进行或运算,然后将结果求反，最后得到的即为A、B的或非运算结果。因此或非运算可看做或运算和非运算的组合。图2.8复合逻辑的图形符号和运算符号异或是这样一种逻辑关系:当A、B不同时，输出Y为1；当A、B相同时，输出Y为0。异或也可以用与、或、非的组合表示，即

同或与异或相反，当A、B相同时，输出Y为1；当A、B不同时，输出Y为0。同或也可以写成与、或、非的组合形式，即

由表2.8和表2.9可知，异或与同或互为反运算，即

2.3逻辑代数的基本定律

1.常量间的运算

逻辑代数中的常量只有0和1，它们间的与、或、非运算如表2.10所示。

2.基本定律

根据基本逻辑运算规则和逻辑变量的取值只能是0或

1特点，可得到逻辑代数中的一些基本定律，如表2.11

所示。

3.常用恒等式

表2.12是逻辑代数常用恒等式，它们可用基本定理导出，也可用枚举法证明。直接应用这些等式可极大地方便逻辑函数的化简。

4.逻辑代数运算的基本规则

1)代入规则

任何一个含有变量A的等式，如果将所有出现A的位置都代之以一个逻辑函数，则等式仍成立。这个规则称为代入规则。因为任何一个逻辑函数，也和任何一个逻辑变量一样，只取二元常量0和1，所以代入规则是正确的。

例如，在B(A+C)=AB+BC中，将所有出现A的地方都代以函数A+D，则等式仍成立，即得

B［(A+D)+C=B(A+D)+BC=AB+BD+BC

2）反演规则

根据德·摩根定律，求一个逻辑函数Y的非函数Y时，可将Y中的与（·）换成或（+），或（+）换成与（·

），再将原变量换成非变量（如B换成B），非变量换成原变量,并将1换成0,0换成1，那么所得的逻辑函数式就是Ｙ。这个规则叫做反演规则。利用反演规则，可以容易地求出一个函数的非函数。但是要注意变换时要保持原式中先与后或的顺序，否则容易出错。例如，求

的非函数时，按上述法则，可得

而不能写成

3)对偶规则

Y是一个逻辑函数表达式，如果把Y中的与(·)换成或(+)，或(+)换成与(·),1换成0，0换成1，那么得到一个新的逻辑函数式，叫做Y的对偶式，记做Y′。例如，

Y=(A+B)（A+C）

则

Y′=A·B+AC

变换时仍需注意保持原式中先与后或的顺序。所谓对偶规则，是指当某个逻辑恒等式成立时，则其对偶式也成立。例如，吸收律A+AB=A+B成立，则它的对偶式A(A+B)=AB也是成立的。利用对偶规则，可从已知公式中得到更多运算公式。

2.4逻辑函数的标准形式

1.最小项的概念及其性质

(1)最小项。在n变量的逻辑函数中，若m是包含n个因子的乘积项，这n个变量均以原变量或反变量的形式在m中出现一次，且仅出现一次，则称m为这组变量的最小项。在最小项中，变量可以是原变量，也可以是反变量，因此，

n个变量就有2n个最小项。例如，A、B、C三个变量的最小项有

共8（即2n）个最小项。输入变量的每一组取值都使对应的一个最小项的逻辑值等于1。例如，在三变量A、B、C的最小项中，当A=1，B=1，C=0时，ABC=1。如果把ABC的取值110看做一个二进制数，那么它所表示的十进制数就是6。为了今后使用方便，将这个最小项记做m6，按照这一约定，依次类推，可列出三变量最小项编号表，如表2.13所示。

(2)最小项的性质。从最小项的定义出发可以证明，最小项具有如下重要性质:

①在输入变量的任何取值下必有一个最小项，而且仅有一个最小项的值为1。

②全体最小项之和为1。

③任意两个最小项的乘积为0。

④具有相邻性的两个最小项之和可以合并成一项并消去一对因子。若两个最小项只有一个因子不同，则称这两个最小项具有逻辑相邻性。例如,ABC和ABC两个最小项仅第一个因子不同，所以它们具有逻辑相邻性。将这两个最小项相加时，定能合并成一项并将一对不同的因子消去,即

2.逻辑函数的标准形式

【例2.2】将逻辑函数展开为最小项之和的形式。解2.5逻辑函数的几种表示方法间的相互转换

1.真值表与逻辑函数的相互转换

【例2.3】已知一个逻辑函数的真值表如表2.14所示，试写出真值表的逻辑函数式。解由真值表2.14可以看出，只有当A、B、

C三个输入变量中两个同时为1时，Y才为1，即输入变量的取值为以下几种情况时，Y将等于1：当A=0，B=1，C=1时，Y=1,可以用逻辑与表示成

ABC=1；同样可以得到ABC=1，ABC=1，因为Y=1是这三

种情况之一，所以可以用逻辑或来表示，即得到该真值表的逻辑函数：因此，由真值表写出逻辑函数的一般方法是：

（1）找出真值表是逻辑函数Y=1的那些输入变量的取值组合。

（2）每组组合变量作为一个逻辑与乘积项，其中取值为1的写入原变量，取值为0的写入反变量。

（3）将这些乘积项进行相加，就可以得到真值表的逻辑函数。

由逻辑函数写出真值表比较简单，只要将输入变量的取值组合逐一代入逻辑函数求出函数值，列成表，即可得到真值表。

【例2.4】已知逻辑函数

求它对应的真值表。

解将A、

B、C的各种取值逐一代入Y中，并将计算结果列成表，即可得到例2.4的真值表，如表2.15所示。为避免出错，可将中间结果列出，再求出Y的值。

2.逻辑函数与逻辑图的相互转换

由给定的逻辑函数转换为相应的逻辑图时，只要用逻辑图形符号代替逻辑函数中的逻辑运算符并按优先顺序将它们连接起来，就可以得到所求的逻辑图。

在由给定的逻辑图转换为对应的逻辑函数时，只要从逻辑图的输入端到输出端逐级写出每个图形符号的输出逻辑式，就可以在输出端得到所求的逻辑函数。

【例2.5】已知逻辑函数为

画出其对应的逻辑图。

解将式中的与、或、非运算符号用图形符号代替，并依据运算的优先顺序把这些图形连接起来，得到如图2.9所示的逻辑图。图2.9例2.5的逻辑图

【例2.6】已知函数的逻辑图如图2.10所示，试求其逻辑函数。

解从输入端A、B开始写出每个图形符号输出端的逻辑表达式，最后得到整个逻辑图的逻辑函数为图2.10例2.6的逻辑图

3.波形图与真值表的相互转换

在由已知的逻辑函数波形图求对应的真值表时，首先需要从波形图上找出每个时间段里输入变量与函数的取值，然后将这些输入、输出取值对应列表，就得到了所求的真值表。

在将真值表转换为波形图时，只需要将真值表中所有的输入变量与对应的输出变量取值依次排列画成以时间为横轴的波形，就得到了所求的波形图。

【例2.7】已知逻辑函数Y在0~t8时间周期的波形图如图2.11所示，试求该逻辑函数的真值表。

解从Y的波形图上看，在0~t8

时间周期中，输入变量A、B、C所有可能的取值组合均已出现，只要将0~t8区间每个时间段里A、

B、C与Y的取值对应列表，即可得到如表2.16所示的真值表。图2.11例2.7的波形图

2.6逻辑函数的化简

2.6.1逻辑函数最简的概念

一个具体的问题经过逻辑抽象得到的逻辑函数表达式不一定是最简单的逻辑表达式。在进行逻辑运算时往往会看到，同一个逻辑函数可以写成不同的逻辑表达式,而这些逻辑表达式的繁简程度往往相差甚远。逻辑表达式越简单，它所表示的逻辑关系越明显，同时也有利于用最少的电子器件实现这个逻辑函数。例如，有两个逻辑函数:

将它们的真值表列出后可知，它们是同一个逻辑函数。显然,式(2.8)比式(2.7)简单得多。式(2.7)和式(2.8)都是由几个乘积项相加组成的，我们把这种形式的逻辑式称为与-或逻辑式，也叫做逻辑函数的“积之和”形式。(2.7)(2.8)在与-或逻辑式中，若其中包含的乘积项已经最少，而且每个乘积项里的因子也不能再减少，则称此逻辑函数式为最简形式。

化简逻辑函数的目的就是消去多余的乘积项和每个乘积项中多余的因子，以得到逻辑函数的最简形式。

一个逻辑函数的乘积项少，表明电路所需元器件少，而每个乘积项中的因子少，表明电路的连线少。这样不但降低了电路的成本，也提高了设备的可靠性。所以，化简逻辑函数是逻辑设计的重要步骤。在用门电路实现式(2.8)的逻辑函数时，需要使用与门和或门两种类型的器件。如果只有与非门一种器件，这时就必须将式(2.8)变换成全部由与非运算组成的逻辑式，才能使用与非门实现这个逻辑函数。为此，可利用德·摩根定理将式（2.8）变换成(2.9)式(2.9)的形式称为与非-与非逻辑式。事实上，前面对与或逻辑式最简形式的定义，对其他形式的逻辑式也同样适用，即函数式中相加的乘积项不能再减少，而且每项中相乘的因子也不能再减少时，此函数式为最简形式。由于逻辑代数的基本公式和常用公式多以与或形式给出，用于化简与或逻辑函数比较方便，所以下面主要讨论与或逻辑函数式的化简。有了最简与或式以后，再通过公式变换就可以得到其他类型的函数式。究竟应该将函数式变换成什么形式，要视所用的门电路而定。但必须注意，将最简与或式直接变换成其他类型的逻辑式时，得到的结果不一定也是最简的。

【例2.8】将逻辑函数

化为与非-与非形式。

解将Y化成标准的与或式，即根据Y=Y,并利用德·摩根定律得2.6.2代数化简逻辑函数

代数法化简亦称公式法化简，是指用逻辑代数定理和恒等式对逻辑函数进行化简，求最简与或表达式。由于表达式形式多样，因此要做到快速化简，就要求熟练地掌握并灵活地运用前面介绍的逻辑代数定理和恒等式。下面介绍几种常用的方法。

1.并项法

并项法是指利用公式A+A=1，将两项合并为一项，并消去一个变量。例如:

2.吸收法

吸收法是指利用公式A+AB=A,消去AB项。例如:

3.消因子法消因子法是指利用公式A+AB=A+B,消去多余的因子。例如:

4.消项法

消项法是指利用公式AB+AC+BC=AB+AC，消去多余的乘积项BC。例如:

5.配项法

配项法是指利用公式A+A=1,A+A=A,在原表达式中增加项，然后再化简。例如:

代数法化简逻辑函数时，必须综合运用上述技巧以及逻辑代数定理和恒等式，才能有效地化简逻辑函数。

【例2.9】设逻辑函数表达式为

要求：

(1)画出原始逻辑表达式的逻辑图；

(2)用布尔代数简化逻辑表达式；

(3)画出简化逻辑表达式的逻辑图。

解(1)原始表达式的逻辑图如图2.12（a）所示。图2.12例2.9的逻辑图

(2)简化过程如下：

(3)简化逻辑表达式的逻辑图如图2.12(b)所示，只用了一个或门。

【例2.10】已知逻辑函数表达式为

要求：

(1)简化表达式；

(2)仅用与非门画出简化表达式的逻辑图。解(1)简化过程如下：

(2)简化表达式的逻辑图如图2.13(a)所示。但题目要求仅采用与非门，故需将图中的非门、与门、或门全部改为与非门。为此需将简化后的逻辑表达式变换成使用与非门的形式，

在此基础上画出逻辑图，如图2.13(b)所示。图2.13例2.10的逻辑图

【例2.11】设计一个逻辑电路，当三个输入A、

B、C中至少有两个为低时，该电路则输出为高。

要求：

(1)建立真值表；

(2)由真值表写出布尔表达式；

(3)如果可能，简化表达式；

(4)画出逻辑电路图。解（1）由于有三个变量，因此真值表有8种输入组合。写出题目要求的输入变量的组合（至少两个输入量为低），并写出相应的布尔项。每个布尔项是三变量的积并将其称为最小项。真值表与所选择的最小项如表2.17所示。

（2）根据真值表，可写出布尔表达式，它是最小项的和，即与或表达式：（3）表达式可进一步化简，其过程为图2.14例2.11的简化表达式逻辑图（4）对应简化表达式的逻辑电路图如图2.14所示。2.6.3逻辑函数的卡诺图化简法

1.逻辑函数的卡诺图表示法

图形化的真值表称为卡诺图。那么如何使真值表经过图形化以后成为卡诺图呢?

(1)把真值表中的n个变量由左至右分成两组，第一组变量(包含最左边变量)的所有组合值安排在最左列，第二组变量的所有组合值安排在最上面一行。

(2)行、列两组变量的组合值把图形分成2n个小方块，每个小方块即为一个最小项，并使具有逻辑相邻性的最小项在几何位置上也具有相邻性。相应的最小项可用变量的标准积来标出，也可以用最小项mi来标出。

由此构成的图即为卡诺图，它是以其提出者美国工程师卡诺而命名的。图2.15~图2.17分别为二、三、四变量的卡诺图。图2.15二变量真值表及卡诺图图2.16三变量真值表及卡诺图图2.17四变量卡诺图图形两侧标注的0和1表示使对应小方格内的最小项为1的变量取值。同时，这些0和1组成的二进制所对应的十进制数大小也就是对应最小项的编号。

为了保证图中几何位置相邻的最小项在逻辑上也具有相邻性，在制作卡诺图时要特别注意变量组合值的排列规则。其原则是：每行(列)与相邻行(列）之间的变量组合值中，仅有一个变量发生变化(0→1或1→0)。相邻行(列)是指上下及左右相邻，也包括紧靠上下两边及紧靠左右两边的行、列相邻。因此，从几何位置上应当把卡诺图看成是上下、左右闭合的图形。

2.逻辑函数的卡诺图表示

既然任何一个逻辑函数都能表示为若干最小项之和的形式，那么自然也就可以设法用卡诺图来表示任意一个逻辑函数。具体方法是：首先把逻辑函数化为最小项之和的形式，然后在卡诺图上与这些最小项对应的位置填入1，其余位置上填入0，就得到了表示该逻辑函数的卡诺图。也就是说，任何一个逻辑函数都等于它的卡诺图中填入1的那些最小项之和。

【例2.12】用卡诺图表示下列逻辑函数：

解首先将Y化为最小项之和的形式：然后画出四变量的卡诺图，在对应于函数式中各最小项的位置填入1，其余位置上填入0，即得到该逻辑函数的卡诺图，如图2.18所示。图2.18例2.12的卡诺图

3.用卡诺图化简逻辑函数

利用卡诺图化简逻辑函数的方法称为卡诺图化简法或图形化简法。化简的基本方法是合并相邻最小项，并消去不同的因子。从卡诺图的结构可知，由于卡诺图上几何位置相邻与逻辑上的相邻性是一致的，因而相邻小方块所对应的最小项只有一个变量发生变化，其余取值相同。因此，利用公式AB+AB=A可把卡诺图上相邻小方块所对应的最小项合并为一个乘积项，并消去互补的变量。

(1)合并最小项的规则。

①若2个最小项相邻，则可合并为一项并消去一对因子。合并后的结果中只剩下公共因子。

②若4个最小项相邻并排列成一个矩形(或正方形）组，则可合并为一项并消去两对因子。合并后的结果中只包含公共因子。

③若8个最小项相邻并排列成一个矩形(或正方形)组，则可合并为一项并消去三对因子。合并后的结果中只包含公共因子。图2.19相邻最小项合并举例例如，已知某四变量的卡诺图如图2.19所示。m5、m7、m13和m15是4个逻辑值为1的相邻最小项，合并后得到可见，合并后消去了A和A、C和C两对因子，只剩下公共因子B和D。同理，m0~m7是8个逻辑值为1的相邻最小项，合并后结果为A。至此,可以归纳出合并最小项的一般规则是:如果有2n(n=1，2，…)个最小项相邻并排列成一个矩形组，则它们可以合并为一项，并消去n对因子，合并后的结果中仅包含这些最小项的公共因子。

(2)卡诺图化简法的步骤。

①将函数化为最小项之和的形式。

②画出表示该逻辑函数的卡诺图。

③找出可以合并的最小项(画方格圈)。

④得到化简后的乘积项及其或的结果。（3）方格圈的选取原则如下：

①用卡诺图化简逻辑函数时，每一个最小项(也就是填有1的小方块）必须被圈，不能遗漏。

②某一个最小项可以多次被圈，但每次被圈时，圈内至少包含一个新的最小项。

③圈越大，则消去的变量越多，合并项越简单。圈内小方块的个数应是N=2i(i=0,1,2,…)。④合并时应检查是否最简，即在保证乘积项最少的前提下，各乘积项变量的因子应最少。在卡诺图上乘积项最少也就是可合并的最小项组成的方格圈数目最少，而各乘积项的因子最少也就是每个可合并的最小项方格圈中应包含尽可能多的最小项。

⑤有时用圈0的方法更简便，但得到的化简结果是原函数的反函数。

【例2.13】用卡诺图化简法将下式化为最简与或函

数式。

解首先画出表示函数Y的卡诺图，如图2.20所示。图2.20例2.13的卡诺图其次，找出可以合并的最小项。将可以合并的最小项圈出，由图2.20(a)和(b)可见，有两种合并最小项的方案。如果按图2.20(a)所示合并，得到最小项:

按图2.20(b)所示合并，得到最小项:

两个化简结果都符合最简与或式的标准，因此有时一个逻辑函数的化简结果不是唯一的。

【例2.14】用卡诺图化简法将下式化为最简与或函

数式。

解首先画出表示函数Y的卡诺图，如图2.21所示。图2.21例2.14的卡诺图事实上，在填写Y的卡诺图时，并不一定要将Y化为最小项之和的形式。例如，式中AD项，在填写Y的卡诺图时可以直接在卡诺图上对应A=0,D=1的空格里填入1。按照这种方法，就可以省去将Y化为最小项之和这一步骤。

然后，把可以合并的最小项圈出，得到最简与或函数式为

4.具有无关项的逻辑函数及其化简

对应任意一组输入变量值，逻辑函数都有确定的输出，或为1，或为0。若有n个输入变量，则其共有2n个输入变量的组合值。然而，在实际情况中会遇到这样的逻辑函数:它有n个输入变量，但函数值仅取决于其中的K个组合值，而与2n－K个组合值无关。有两种情况可使这2n－K个组合值(最小项)不能给函数的输出以确定值：其一是输入变量的这2n－K个组合值(最小项)在该逻辑函数中不会出现或不允许出现；其二是这2n－K个组合值(最小项)出现时,对函数的输出值没有影响。例如，用8421BCD码表示十进制的10个数字符号时，只有0000，0001，…，1001等10种组合有效，而1010~1111这六种组合是不会出现的。如果用A、B、C、D表示8421BCD码,则

是与这种编码无关的组合。再如，计算器的加法、减法、乘法三种运算(分别用A、B、C表示)在任何时候只允许进行一种操作，不允许两种或三种操作同时进行，即只能是000、001、010、100四种情况之一，而

是被禁止的，这就是说A、B、C是一组具有约束的变量。一般把逻辑函数的输出位中不会出现或不允许出现的最小项称为约束项。

有时还会遇到在输入变量的某些取值下逻辑函数的输出值为0和1皆可的情况，这时不影响电路的功能。在这些变量取值下，其值等于1的那些最小项称为任意项。

在存在约束项的情况下，由于约束项的位始终等于0，所以既可以把约束项写进逻辑函数式中，也可以把约束项从逻辑函数中删除而不影响函数值。同样，既可以把任意项写入函数式，也可以不写进去。因为输入变量的取值使这些任意项为1时，函数值是1还是0无关紧要。在填卡诺图时，无关项的小方块用X表示。在化简逻辑函数时既可以认为它是1，也可以认为它是0。在利用卡诺图化简具有无关项的逻辑函数时，如果能合理利用这些无关项，则一般都可以得到更加简单的结果。合并最小项时，究竟是把卡诺图上的X作为1(即认为函数式中包含了这个最小项)还是作为0(即认为函数式中不包含这个最小项)对待，应以得到的相邻最小项矩形组合最大、而矩形组合的数目最少为原则。

【例2.15】化简具有约束项的逻辑函数：约束条件为解画出函数Y的卡诺图，如图2.22所示。图2.22例2.15的卡诺图由图2.22可见，若将其中的约束项m3、

m7看成1，将

m8看成0，则可将m2、m3、m6、m7、m10、m11、

m14和

m15合并为C，将m1、m3、m5和m7合并为AD，于是得

【例2.16】试化简逻辑函数:已知约束条件为m1+m5=0。解首先画出函数Y的卡诺图，如图2.23所示。由图2.23可见，将X作为0处理，用圈0较方便，但化简结果得到的是Y，即Y=AD,则

Y=A+D

图2.23例2.16的卡诺图第3章组合逻辑电路3.1集成逻辑门3.2组合逻辑电路的分析与设计3.3组合逻辑模块及其应用3.4组合逻辑电路中的竞争冒险

3.1集成逻辑门

在数字电路中，只要能明确区分高电平和低电平两个状态即可，所以，高电平和低电平都允许有一定的范围，如图3.1所示。因此，数字电路对元器件参数的精度要求比模拟电路要低一些。二极管和三极管是各种门电路的主要器件，而且它们都工作在开关状态。为了能更好地了解门电路的工作特性，必须要先了解二极管和三极管工作在开关状态下的特性。图3.1电路逻辑3.1.1

TTL逻辑门电路

1.二极管与门电路

图3.2(a)所示为二输入端的与门电路，图(b)为其逻辑符号，设输入高电平UIH=3V,低电平UIL=0V，二极管的正向压降UD=0.7V。下面分析该电路的逻辑功能。

当输入A=B=0V时，二极管VD1和VD2都导通，输出Y=0.7V，为低电平；当输入A=0V,B=3V时，VD1优先导通，输出Y=0.7V，使VD2反向截止；同理，当输入A=3V,B=0V时，输出Y=0.7V，使VD1反向截止；当输入A=B=3V时，二极管VD1和VD2同时导通，输出Y=3.7V，为高电平。图3.2二极管与门的工作原理上述输入/输出逻辑电平关系如表3.1所示。由表3.1可看出,当输入A、B中有低电平时，输出Y为低电平；只有当输入A、B都为高电平时，输出Y才为高电平。若高电平用逻辑1表示，低电平用逻辑0表示，则表3.1可写成表3.2所示的真值表。表3.2中的A、B为输入变量，Y为输出逻辑函数。与门的输出逻辑表达式为

Y=A·B

（3.1）

与门电路的输入/输出波形如图3.2(c)所示,与门用于实现与逻辑运算。

2.二极管或门电路

图3.3(a)所示为二输入端的或门电路，图(b)为其逻辑符号。由图3.3(a)可知,当输出A、B中有一个为高电平3V时，输出Y便为高电平2.3V；只有当输入A、B都为低电平0V时，输出Y才为0V。因此，或门电路输入/输出逻辑电平关系如表3.3所示，其真值表如表3.4所示。由表3.4可知，当输入A、

B中有高电平1时，输出Y便为高电平1；只有当输入A、B都为低电平0时，输出Y才为低电平0。或门的输出逻辑表达式为

Y=A+B（3.2）图3.3二极管或门的工作原理

3.三极管非门电路

图3.4(a)所示为非门电路，图(b)为其逻辑符号。由

图3.4(a)可知,当输入A为低电平0时，基射级间的电压

UBE<0V，此时，三极管V截止，输出Y为高电平1；当输入A为高电平1时，合理选择电阻R1和R2，使三极管V工作在饱和状态，输出Y为低电平0。其真值表如表3.5所示。图3.4二极管与门的工作原理非门的输出逻辑表达式为

Y=A

(3.3)

由于非门的输出信号和输入信号的相位相反，故非门又称为反相器。非门电路的输入和输出波形如图3.4(c)所示。非门用于实现非逻辑运算。

4.与非门电路

图3.5(a)所示为与非门电路，图(b)为其逻辑符号。该电路是在二极管与门的输出端级联一个非门后组成的。其逻辑功能是依靠与门的输出信号控制非门的工作来实现的。与非门的真值表如表3.6所示。由表3.6可看出,与非门的逻辑功能为：当输入A、B中有低电平0时，输出Y为高电平1；只有当输入A、B全为高电平1时，输出Y才为低电平0。其输出逻辑表达式为

Y=A·B

(3.4)图3.5与非门电路及其逻辑符号

5.或非门电路

图3.6(a)所示为或非门电路，图(b)为其逻辑符号。该电路是在一个或门的输出端级联一个非门后组成的。其逻辑功能是依靠或门的输出信号控制非门的工作来实现的。或非门的真值表如表3.7所示。由表3.7可看出，或非门的

逻辑功能为：当输入A、

B中有高电平1时，输出Y为低电平0；只有当输入全为低电平0时，输出Y才为高电平1。其输出逻辑表达式为

Y=A+B(3.5)图3.6或非门电路及其逻辑符号3.1.2

TTL集成逻辑门电路

TTL集成逻辑门电路是晶体管-晶体管逻辑门电路的简称,它主要由双极型三极管组成。由于TTL集成电路的生产工艺成熟，因此产品参数稳定,工作可靠,开关速度高，获得了广泛的应用。下面以CT74S肖特基系列与非门为例讨论其逻辑功能与电气特性，然后介绍其他功能的TTL电路。

1.TTL与非门

1)电路结构

图3.7(a)所示为CT74S肖特基系列TTL(又称STTL系列)与非门，图3.7(b)为其逻辑符号。该电路主要由输入级、中间倒相级和输出级三部分组成。输入级由多发射极三极管V1和V2组成。多发射极三极管的三个发射结为三个PN结。因此，输入级用于实现与逻辑功能。VD1、VD2、VD3为输入钳位二极管，用于抑制输入端出现的负极性干扰。当输入负极性干扰电压大于钳位二极管的正向导通电压时，二极管导通，输入端的负向电压被钳制在二极管的正向导通电压－0.7V以上。这不但抑制了输入端的负极性干扰，而且对V1还有保护作用。中间倒相级由V2、R2

和V6、RB、RC组成。V2的集电极和发射极同时输出两个逻辑电平相反的信号，用以驱动

V3和V5。

输出级由V3、V4、R4、R5和V5组成。输出级采用了达林顿结构，V3和V4组成的复合管降低了输出高电平时的输出电阻，提高了电路带负载的能力。图3.7

CT74S系列与非门及其逻辑符号

2）工作原理

当输入端A、

B、C中有一个或数个为低电平UIL=0.3V时，电源UCC经R1向V1提供基极电流，输入端接低电平0.3V的发射结导通，V1基极电压UB1=UBE+UIL=0.7V+0.3V=1V，而要使V1集电结、V2和V5发射结导通，UB1应不小于1.8V（抗饱和三极管输出极间的正向压降为0.4V左右)。因此，V2和V5截止。这时V2集电极电压UC2为高电平，UC2=UCC－iB3，R2≈UCC=5V，使V3、V4导通，输出UO

为高电平UOH，其值为由于V2截止，使V1集电极等效电阻非常大，因此，

V1工作在深饱和状态，UCE1=UCE1(sat)≈0.1V，这时UB2=U1+UCE1(sat)≈0.3+0.1=0.4V。

当输入A、

B、C都为高电平3.6V时，电源UCC经R1

和V1的集电结向V2提供较大的基极电流，使V2和V5工作在饱和导通状态，输出UO为低电平UOL，其值为这时V1基极电压UB1上升为V1集电结电压、V2和V5发射结正向电压的和，即由于V1发射极电压为3.6V，集电极电压UC1=UBE2+UBE5=1.4V，因此，发射结为反偏，集电结为正偏，使V1工作在倒置状态，电流放大倍数很小，通常小于0.02。因V2和V5都工作在饱和状态，所以V2集电极电压为综上所述，对图3.7(a)所示的电路，如高电平用1表示，低电平用0表示，则可列出表3.8所示的真值表。由表