2024-2025年计算机组成原理考研真题与解析

2024年真题

1.冯・诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是

A.指令操作码的译码结果B.指令和数据的寻址方式

C.指令周期的不同阶段D.指令和数据所在的存储单元

11.C.考查指令的执行过程.

通常完成一条指令可分为取指阶段和执行阶段。在取指阶段通过访问存储㈱可将指令取

出：在执行阶段通过访问存储器可以将操作数取出.这样，虽然指令和数据都是以一进制代

码形式存放在存储器中，但CPU可以判断在取指阶段访问存储捌取出的一进制代码是指令：

在执行阶段访存取出的一进制代码是数据.2.一个

C语言程序在一台32位机器上运行。程序中定义了三个变量x,y和z,其中x和z为int

型，y为short型。当x=127,y=-9时，执行赋值语句z=x+y后，x,y和z的值分别是

A.X-0000007FH,y-FFF9H,Z-00000076H

B.x=0000007FH,y=FFF9H,z=FFFF0076H

C.x=0000007FH,y=FFF7H,z=FFFF0076H

D.x=0000007FH,y=FFF7H,z=00000076H

结合题干及选项可知，int为32位，short为16位：乂C语言的数据在内存中为补码形

式，故x、y的机器数写为000(X)07FH、FFE7H.

执行“x+y时，由于x是int型，y为short型，故需将y的类型强制转换为ini,在机

器中通过符号位扩展实现，由广y的符号位为】，故在y的前面添加16个1,即可将y强制

转换为ini型，其卜六进制形式为FFFFFFE7H.

然后执行加法，即()000()07FH+BFFFFFF7H=0()(X)0076H,其中最高位的进位11*1然丢弃.

故选D。

3.浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮

点数的阶码和尾数均采纳补码表示，且位数分别为5和7位(均含2位符号位)。若有两

个数x=27*29/32,y=25*5/8,则用浮点加法计算x+v的最终结果是发生溢出

根据题意，X可记为(X),111：(X),11101(分号前为阶码，分号后为尾数)，Y可记为00,

101：00,10100。

首先对阶,X、Y阶码相减,BP00,111-00,101=00,111+11,0111-00,010,可知X的阶

码比Y的价码大2,根据小阶向大阶看齐的原则，将Y的阶码加2,尾数右移2位，可得Y

为00,111：00,00101.

尾数相加，BP00,11101+00,(X)]01=0L0()010,尾数相加结果符号位为01,故需进行右

规。

规格化，将尾数右移1位，阶码加1,得X+Y为01,000：00,1000,阶码符号位为01,

说明发生溢出。

4.某计算机的Cache共有16块，采纳2路组相联映射方式(即每组2块)。每个主存块

大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache蛆号是

A.0B.1C.4D.6

由于Cache共有16块，采用2路组相联，因此共有8组，0,1,2,…，7。主存的某

一字块按模8映射到Cache某组的任一字块中，即上存的第0,8,16…字块可以映射到Cache

第。组2个字块的任一字块中，而129号单元是位于第4块上存块中，因此将映射到Cache

第4组2个字块的任一字块中.

5.某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区，按字节编址。现要用

2Kx8位的ROM芯片和4Kx4位的RAM芯片来设计该存储器，则须要上述规格的RCM芯

片数和RAM芯片数分别是

A.1,15B.2,15

C.1,30D.2,30

首先确定ROM的个数,ROM区为4KB,选用2Kx8位的ROM芯片，需要山f：2片，

2Kx8

采用字犷展方式：60KB的RAM区，选用4KX4位的RAM芯片，需要第号・30片，采用

4Kx4

字和位同时扩展方式。

6.某机器字长16位，主存按字节编址，转移指令采纳相对寻址，由两个字节组成，第一

字节为操作码字段，其次字节为相对位移量字段。假定取指令时，每取一个字节PC自动

加1。若某转移指令所在主存地址为2000H,相对位移量字段的内容为06H,则该转移指

令胜利转以后目标地址是

A.2024HB.2024HC.2024HD.2024H

相对寻址EA=(PC)+A,首先要求的是取指令后PC的值.转移指令由两个字节组成，每

取一个字节PC自动加1,因此取指令后PC值为2002H,故EA=(PC)+A=2002H+06H=2008Ho

7.下列关于RISC的叙述中，错误的是

A.RISC普遍采纳微程序限制器

B.RISC大多数指令在一个时钟周期内完成

C.RISC的内部通用寄存器数量相对QSC多

D.RISC的指令数、寻址方式和指令格式种类相对CISC少

相对尸CISC计算机，RISC计算机的特点是指令条数少：指令长度固定，指令格式和

寻址种类少：只有取数/存数指令访问存储器，其余指令的操作均在寄存器之间进行：CPU

中通用寄存器多：大部分指令在一个或者小于一个机器周期内完成：以硬布线逻辑为主，不

用或者少用微程序控制。

8.某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间(忽视各功能段之

间的缓存时间)分别是93ns、80ns、70ns和60ns,则该计算机的CPU时钟周期至少是

A.90nsB.80nsC.70nsD.60ns

18.A.考查流水线中时钟周期的特性。

时钟周期应以最长的执行时间为准，否则用时长的流水段的功能将不能正确完成.

9.相对于微程序限制器，硬布线限制器的特点是

A.指令执行速度慢，指令功能的修改和扩展简单B.指令执行速度慢，指令功能的修改和

扩展难

C.指令执行速度快，指令功能的修改和扩展简单

D.指令执行速度快，指令功能的修改和扩展难

19.D,考查硬布线控制器的好点。

硬布线控制器的速度取决于电路延迟,所以速度快：微程序控制器采用r存储程序原理，

每条指令都要访控存，所以速度慢.硬布线控制器采用专门的逻辑电路实现，修改和犷展困

难。

10.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟

周期，总线时钟频率为10MHz,则总线带宽是

A.10MB/SB.20MB/SC.40MB/sD.80MB/S

20.B。考查总线的基本概念。

总线带宽是指单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来

衡量，单位可用字节附(B/s)表示。根据题意可知，在2x(l/10MHz)秒内传输了4B.所以

4Bxl0MHz/2=20MB/s.

11.假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中

访问Cache缺失(未命中)50次，则Cache的命中率是

A.5%B.9.5%C.50%D.95%

21.D0考查Cache的命中率。

命中率=Cache命中的次数/所有访问次数，有了这个公式这道题就很容易看出，要注意

的一点是看清题，题中说明的是缺失5()次，而不是命中50次，仔细审题是做对题的第一步。

12.下列选项中,能引起外部中断的事务是

A.键盘输入B.除数为0J浮点运算下溢D.访存缺页

22.A.考查中断的分类。

选项中能引起外部中断的只能是输入设备键盘C

2024年真题

1.下列选项中，能缩短程序执行时间的措施是：

I.提高CPU时钟频率II.优化数据通路结构IH.对程序进行编译优化

A.仅I和IIB.仅I和inC.仅H和川D.I、II和HI

12.D.考杳计算机的性能指标。

1.CPU的时钟频率，也就是CPU主频率，一般说来，一个时钟周期内完成的指令数

是固定的，所以主频越高，CPU的速度也就越快，程序的执行时间就越短。

II.数据在功能部件之间传送的路径称为数据通路，数据通路的功能是实现CPU内部

的运算器和寄存器以及寄存器之问的数据交换。优化数据通路结构，可以有效提高计算机系

统的吞吐量，从而加快程序的执行.

III.计算机程序需要先转化成机器指令序列才能最终得到执行，通过对程序进行编译优

化可以得到更优的指令序列，从而使得程序的执行时间也越短。

2.假定有4个整数用8位补码分别表示为rl=FEH,r2=F2H,r3=90H,r4=F8H。若将运算结

构存放在一个8位寄存器中，则下列运算中会发生溢出的是

A.rlxr2B.r2xr3C.rlxr4D.r2xr4

13.B0考查定点数的运算。

用补码表示时8位寄存胃所能表示的整数范围为128~+127.由户rl=-2,r2=14,

r3=112,r4=8,则r2xr3=1568,结果浴出。

3.假定变量3f定1d的数据类型分别为int、float和double(int用补码表示，float和

double分别用IEEE754单精度和双精度浮点数格式表示)，已知i=785,f=1.5678e3,

d=1.5el00。若在32位机器中执行下列关系表达式，则结果为“真”的是

I.i==(int)(float)III.f==(float)(int)f

Ill.f==(float)(double)fIV.(d+f)-d==f

A.仅i和iiB.仅i和inc.仅ii和inD.仅in和iv

14.B.考查不同精度的数在计算机中的表示方法及其相互转换.

由于(int)f=b小数点后面4位丢失，故II错。N的计算过程是先将f转化为双精度

浮点数据格式，然后进行加法运算，故(d+f)d得到的结果为双精度浮点数据格式，而f

为单精度浮点数据格式，故N错.

4.假定用若干个2KX4位的芯片组成一个8KX8位的存储器，则地址0B1FH所在芯片的最

小地址是

A.0000HB.0600HC.070GH

D.0800H

15.Do考查存储糖的组成和设计。

用2KX4位的芯片组成一个8KX8位存储器，每行中所需芯片数为2,每列中所需芯片

数为4.各行芯片的地址分配如下.

第一行(2个芯片并联)：(XXX)H-07BFH.

第一行(2个芯片并联)：0800H〜OFFFH.

第三行(2个芯片并联)：1(XX)H〜[7FFH。

第四行(2个芯片并联)：1800H〜1FFFH.

「是地址OBHB所在芯片的最小地址即为0800H.

5.下列有关RAM和ROM的叙述中，正确的是

I.RAM是易失性存储器，ROM是非易失性存储器

II.RAM和ROM都采纳随机存取方式进行信息访问

I1LRAM和ROM都可用作Cache

IV.RAM和ROM都须要进行刷新

A.仅1和IIB.仅II和III

C.仅I、11和IVD.仅11、山和iv

6.下列命中组合状况中，一次访存过程中不行能发生的是

A.TLB未命中9Cache未命中9Page木命中

B.TLB未命中,Cache命中9Page命中

C.TLB命中9Cache未命中Page命中

D.TLB命中,Cache命中，Page未命中

17.D»考查TLB、Cache及Page之间的关系.

TLB即为快表，快表只是慢表（Page）的小小副本，因此TLB命中，必然Page也命中，

而当Page命中，TLB则未必命中，故D不可能发生：而Cache的命中与否与TLB、Page

的命中与否并无必然联系。

7.下列寄存翳中，汇编语言程序员可见的是

A.存储器地址寄存器（MAR）B.程序计数器（PC）

C.存储器数据寄存器（MDR）D.指令寄存器（IR）

18.B.考查CPU内部寄存器的特性。

汇编程序员可以通过指定待执行指令的地址来设置PC的值，而IR、MAR、MDR是

CPU的内部T作寄存器，对程序员不可见。

8.下列选项中，不会引起指令流水线堵塞的是

A.数据旁路（转发）B.数据相关

C.条件转移D.资源冲突

19.A,考查指令流水战的基木概念。

有三种相关可能引起指令流水线阻塞：①结构相关，乂称资源相关：②数据相关：③控

制相关，主要由转移指令引起.

数据旁路技术，其主要思想是不必待某条指令的执行结果送回到寄存器，再从寄存器中

取出该结果，作为卜一条指令的源操作数，而是直接将执行结果送到其他指令所需要的地方，

这样可以使流水线不发生停顿。

9.下列选项中的英文缩写均为总线标准的是

A.PCI、CRT、USBEISA

B.ISA、CPI、VESAEISA

C.ISASCSIRAM、MIPS

D.ISA、EISA、PCI、PCI-Express

10.单级中断系统中,中断服务程序内的执行依次是

I.爱护现场II.开中断

ni.关中断iv.保存断点

V.中断事务处理W.复原现场

VII.中断返回

A.ITVTVIII—>VII

B.Ill->I->VTVII

C.Ill-IV-V-»VITVII

D.IVTITVTVITVII

21.A.考查中断处理过程。

单级中断系统中，不允许中断嵌套。中断的处理过程为：①关中断；②保存断点：③识

别中断源：④保存现场；⑤中断事件处理（开中断、执行中断服务程序、关中断）：⑥恢豆

现场：⑦开中断：⑧中断返回。其中，①〜③由硬件完成，④〜⑧由中断服务程序完成.

11.假定一台计算机的显示存储器用DRAM芯片实现，若要求显示辨别率为1600X1200,

颜色深度为24位，帧频为85Hz,显存总带宽的50%用来刷新屏幕，则须要的显存总带宽

至少约为

A.245MbpsB.979MbpsCl958MbpsD.7834Mbps

22.D»考查显示器的相关概念.

刷新所需带宽=分辨率x色深x帧频=1600xl200x24bitx85Hz=3916.8Mbit/s,显存总带宽

的50%用来刷屏，『是需要的显存总带宽为3916.8Mbit/s/0.5=7833.6Mbit/s^7834Mbil/so

2024年计算机组成原理真题

12.下列选项中，描述浮点数操作速度指标的是

A.MIPSB.CPIC.IPCD.MFLOPS

解答：DoMFLOPS表示每秒百万次运算。

13.float型数据通常用IEEE754单精度浮点数格式表示。若编译器将float型

变量x安排在一个32位浮点寄存器FR1中，且x=-8.25,则FR1的内容是

A.C104000011B.C242000011C.C1840000HD.C1C20000H

解答：Aox的二进制表示为-1000.01=T.00001X211依据IEEE754标准隐藏最

高位的“1”，又E-127=3,所以E=130=10000010（2）数据存储为1位数符+8

位阶码（含阶符）+23位.尾数。故FR1内容为11000000100000100000000

00000000000即11000001000001000000000000000000,即C104000H

14.下列各类存储器中，不采纳随机存取方式的是

A.EPROMB.CDROMC.DRAMD.SRAM

解答：Bo光盘采纳依次存取方式。

15.某计算机存储器按字节编址主存地址空间大小为64MB现用4MX8位的RAM芯

片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是

A.22位B.23位C.25位D.26位

解答：Do64MB的主存地址空间，故而MAR的寻址范围是64M,故而是26位。而

实际的主存的空间不能代表MAR的位数。

16.偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻

址方式中，不属于偏移寻址方式的是

A.间接寻址B.基址寻址C.相对寻址D.变址寻址

解答：A。间接寻址不须要寄存器，EA=(A)o基址寻址：EA二A+基址寄存器内同；

相对寻址：EA=A+PC内容；变址寻址：EA=A+变址寄存器内容。

17.某机器有一个标记寄存器，其中有进位/借位标记CF、零标记ZF、符号标记

SF和溢出标志OF,条件转移指令bgt(无符号整数比较大于时转移)的转移条

件是

A.CF+OF=\B.SF+ZF=1C.CF+ZF=1D.CF+SF=1

解答：Co无符号整数比较，如A>B,则A-B无进位/借位，也不为0。故而CF和

ZF均为0。

18.下列给出的指令系统特点中，有利于实现指令流水线的是

I.指令格式规整且长度一样II.指令和数据按边界对齐存放III.只有

Load/Store指令才能对操作数进行存储访问

A.仅I、nB.仅H、inc.仅I、inD.I、II、HI

解答：Do指令定长、对齐、仅Load/Store指令访存，以上三个都是RISC的特征。

均能够有效的简化流水线的困难度。

19.假定不采纳Cache和指令预取技术，且机器处于“开中断”状态，则在下列有

关指令执行的叙述中，错误的是

A.每个指令周期中CPU都至少访问内存一次

B.每个指令周期肯定大于或等于一个CPU时钟周期

C.空操作指令的指令周期中任何寄存器的内容都不会被变更

D.当前程序在每条指令执行结束时都可能被外部中断打断

【解析】C。由于不采用Cache和指令预取技术，所以不可能从Cache以及在前一个指

令执行的时候取指令，所以每个指令周期中CPU必须访问一次主存取指令，故A正确。B

是显然正确。至少PC寄存器的内容会自加1,故C错误。由于机器处于“开中断”状态，

所以当前程序在每条指令执行结束时都可能被外部中断打断。

20.在系统总线的数据线上，不行能传输的是

A.指令B.操作数C.握手（应答）信号D.中断类型号

解答：Co握手（应答）信号在通信总线上传输。

21.某计算机有五级中断L4〜L0,中断屏蔽字为M4M3M2M1M0,Mi=l（0<i<4）表

示对Li级中断进行屏蔽。若中断响应优先级从高到低的依次是

L4TL0TL2TLJL3,则U的中断处理程

序中设置的中断屏蔽字是

A.11110B.01101C.00011D.01010

解答：［）。高等级置0表示可被中断，比该等级低的置1表示不行被中断。

22.某计算机处理器主频为50MHz,采纳定时查询方式限制设备A的I/O,查询程

序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢

失,每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时

间的百分比至少是

A.0.02%B.0.05%C.0.20%D.0.50%

解答：Co每秒200次查询，每次500个周期，则每秒最少200X500=100000个

周期，10000050M=0.20%o

2024年计算机组成原理真题

12.假定基准程序A在某计算机上的运行时间为100秒，其中90秒为CPL时

间，其余为I/O时间。若CPU速度提高50%,I/O速度不变，则运行基准程序A

所耗费的时间是

A.55秒B.60秒C.65秒D.70秒

12.D。考查计算机性能指标的计算。

程序A的运行时间为100秒，除去CPU运行时间90秒，剩余10秒为10时间。CPU

提速后运行基准程序A所耗费的时间是T=901.5-10=70秒。

13.假定编译器规定int和short类型长度占32位和16位，执行下列C语

言语句

unsignedshortx=65530;

unsignedinty=x;

得到y的机器数为

A.00007FFAB.0000FFFAC.FFFF7FFAD.FFFFFFFA

13.B。考查C语言中的类型转换。

将一个16位unsignedshort转换成一个32位的unsignedint,新表示形式的所有附加位

都用。进行填充。X届16进制表示为FFFA,所以y的小六进制表示为0000FFFA。

14.float类型(即1EEE754单精度浮点数格式)能表示的最大正整数是

A.2l26-2103B,2,27-2,WC.2,27-2103D,2,28-2104

14.Do考查IEEE754浮点数的性质。

IEEE754标准的单精度浮点数，是尾数采用隐藏位策咯的原码表示，且阶码用移码表示

的浮点数。规格化的矩浮点数的真值为：S为符号位，E的取值为1~254

(8位表示)，f为23位;故float类型能表示的最大整数是L111…卜2力由7=2上5(2-2g)=

工a128・.工101。

15.某计算机存储器按字节编址，采纳小端方式存放数据。假定编译器规定int和

short型长度分别为32位和16位，并且数据按边界对齐存储。某C语言程序段

如下：

struct(inta;charb;shortc;)record;rccord.a=273;

若record变量的首地址为0Xc008,则低至0Xc008中内容及record.c的地址分别

为

A.OxOO、OxCOODB.0x00OxCOOEC.0x11、OxCOOD.0x11、OxCOOE

15.Do考查字符串的存储方式。

计算机存储器按字节编址，采用小端方式存放数据，即以数据的最低有效字节地址表示

数据地址。在存储器中，数据结构按边界对齐方式顺序存储，因此int型数据的地址必须是

4的倍数，short型数据地址必须是2的倍数。所以record.c的地址不可能为OxCOODo而273

的十六进制表示为0x00000111,故地址0xC0O8中内容应为低字节0x11,如下表所示。

地址OxCOOBQxC009OxCOOAOxCOOB

内容record,a(Oxll)record,a(0x01)record,a(0x00)record,a(0x00)

地址OxCOOCOxCOODOxCOOEOxCOOF

内容record,b-record,crecord,c

16.下列关于闪存(FlashMemory)的叙述中，错浜的是

A.信息可读可写，并H读、写速度一样快

B.存储元由MOS管组成，是一种半导体存储器

C.掉电后信息不丢失，是一种非易失性存储器

D.采纳随机访问方式，可替代计算机外部存储器

16.A。考查闪存（FlashMemory）的性质。

闪存是EEPROM的进一步发展，’可读可写，用MOS管的浮栅上有无电荷来存储信息，

它依然是ROM的一种，故写速度比读速度要慢不少（硬件常识）。闪存是一种非易失性存

储器，它采用随机访I可方式。现在常见的SSD固态硬盘，即由Flash芯片组成。

17.假设某计算机按字编址，Cache有4个行，Cache和主存之间交换的块为1

个字。。若Cache的内容初始为空，采纳2路组相联映射方式和LRU替换算法。

当访问的主存地址依次为0,4,82068,6,4,8时，命中Cache的次数是

A.1B.2C.3D.4

17.Co考查组相联映射的Cache直换过程。

地址映射采用2路组相联，则主存地址为0〜1、务^5、8〜9可映射到第。组Cache中，主

存地址为2~3、87可映射到第1组Cache中。Cache置换过程如下表所示。

走向0482068648

块。0448S0084

第。组

块10488008*848*

块2一7■一2一7

第1组

块“一2666*66

18.某计算机的限制器采纳微程序限制方式，微指令中的操作限制字段采纳字段干

脆编码法，共有33个微吩咐，构成5个互斥类，分别包含7、3、12、5和6个

微吩咐，则操作限制字段至少有

A.5位B.6位C.15位D.33位

18.Co考查微指令的编码方式。

操作控制字段采用字段直接编码法，将微命令字段分成若干个“号段，互斥类微命令可

组合在同一字段。根据微命令字段分段的原则：①互斥性微命令分在同一段内，相容性微命

令分在不同段内；②一般每个小段要留出一个状态，表示本字段不发出任何微命令。5个互

斥类分别需要3、2、4、3、3共15位。

19.某同步总线的时钟频率为100MHz,宽度为32位，地址/数据线复用，每传送

一次地址或者数据占用一个时钟周期。若该总线支持突发（猝发）传输方式，则一

次“主存写”总线事务传输128位数据所须要的时间至少是

A.20nsB.40nsC.50nsD.80ns

19.Co考查总线传输性能的计算。

总线频率为100MHz,则时钟周期为10ns。总线宽度与存储字长都是32位，故每次传

送一个32位存储字。猝发式发送可以连续传送地址连续的数据。故总的传送时间为：传送

地址10ns,传送128位数据40ns,共需50ns。

20.下列关于USB总线特性的描述中，错误的是

A.可实现外设的即插即用和热拔插氏可通过级联方式连接多台外设

C.是一种通信总线，连接不同外设D.同时可传输2位数据，数据传输率高

20.Do考查USB息线的特性（帛识）。

USB总线（通用串行总线）的特点有：①即插即用；②热插拨；⑤有很强的连接能力，

采用菊花链形式将所有外设连接起来，且不损失带宽；④有彳麦好的可扩充性，一个USB控

制器可扩充高达127个外部周边USB设备；⑤高速传输，速度可达480Mbps。所以A、B、

C都符合USB总线的特点。对于选项D,USB是串行总线，不能同时传输两位数据。

21.下列选项中，在I/O总线的数据线上传输的信息包括

I.I/O接口中的吩咐字II.I/O接口中的状态字III.中断类型号

A.仅I、nB.仅I、IIIC.仅II、IIID.I、ILIII

21.D.考查I/O总线的特点。

IO接口与CPU之间的10总线有数据线、命令线和地址线。命令线和地址线都是单向

传输的，从CPU传送给L0接口，而10接口中的命令字、状态字以及中断类型号均是由

IO接口发往CPU的，故只能通过IO总线的数据线传输。

22.响应外部中断的过程中，中断隐指令完成的操作，除爱护断点外，还包括

I.关中断II.保存通用寄存器的内容

IIL形成中断服务程序入口地址并送PC

A.仅I、IIB.仅I、IIIC.仅II、IIID.I、II、II

22.B。考■鱼中附随指令。

在响应外部中断的过程中，中断隐指令完成的操作包括：①关中断；②保护断点；③引

出中断服务程序（形成中断服务程序入口地址并送PC）,所以只有I、UI正确。II中的保存

通用寄存器的内容是在进入中断服务程序后首先进行的操作.

2024年计算机组成原理真题

12.某计算机主频为1.2GHz,其指令分为4类，它们在基准程序中所占比例及

CPI如下表所示

指令类型所占比例CPI

A50%2

B20%3

C10%4

D20%5

该机的MIPS数是

A.100B.200C.400D.600

12.C解析：基准程序的CPI=2*0.5+3*0.2+4*0.1+5*0.2=3

，计算机的主频为L2GHa,为1200MHz,该机器的是MIPS为1200/3=400。

13.某数采纳TEEE754单精度浮点数格式表示为C6400000H,则该数的值是

A.-1.5X213B.-1.5x2,2C.-0.5xx2,3D.-0.5x212

13.A

解析：IEEE754单精度浮点数格式为C6400000H,二进制格式为

11000110010000000000000000000000,转换为标?隹的格式为：

S阶码尾数Y

11000110010000000000000000000000

因此,浮点数的值为-1.5x2"

14.某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补

=11110100,[y]#=10110000o若整型变量z=2*x+y/2,则z的机器数为

A.11000000B.00100100C.10101010D.溢出

14.A解析：将x左移一位，y右移一位，两个数的补码相加的机器数为

11000000

15.用海明码对长度为8位的数据进行检/纠错时，若能订正一位错。则校验位数

至少为

A.2B.3C.4D.5

6c

解析：设校验位的位数为数据位的位数为〃，应满足卜述关系：2匕〃+&+1。〃=8,

当人4时，24(=16)>8+4+1(=13)符合要求，校验位至少是4位。

16.某计算机主存地址空间大小为256MB,按字节编址。虚拟地址空间大小为4

GB,采纳页式存储管理，页面大小为4KB,TLB(快表)采纳全相联映射，有4

个页表项，内容如下表所示。

有效位标记页框号•••

0FF180H0C02II♦♦・

13FFF1H0035H•••

002FF3H0351H•••

103FFFH0153II

则对虚拟地址03FFF180H进行虚实地址变换的结果是

A.0153180HB.0035180HC.TLB缺失D.缺页

16.A解析:虚拟地址为03FFF180H,其中页号为03FFFH,页内地址为180H,依

据题目中给出的页表项可知页标记为03FFFH所对应的页框号为0153H,页框号与

页内地址之和即为物理地址0153180IL

17.假设变址寄存器R的内容为1000H,指令中的形式地址为2000H；地址

1000H中的内容为2000H,地址2000H中的内容为3000H,地址3000H中的内容

为4000H,则变址寻址方式下访问到的操作数是

A.1000HB.2000HC.3000HD.4000H

17.D解析：依据变址寻址的主要方法，变址寄存器的内容与形式地址的内容相加

之后，得到操作数的实际地址，依据实际地址访问内存，获得操作数4000H。

变址寄存器形式地址

18.某CPU主频为1.03GHz,采纳4级指令流水线，每个流水段的执行须要1个

时钟周期。假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线堵

塞，此时流水线的吞吐率为

A.0.25义109条指令/秒B.0.97x1()9条指令/秒

C.1.0X109条指令/秒D.1.03x109条指令/秒

18.C解析：采纳4级流水执行100条指令，在执行过程中共用

4+(100-1)=103个时钟周期。CPU的主频是L03GHz,也就是说每秒钟有1.03G

个时钟周期。流水线的吞吐率为L03G*100/103=1.0*109条指令/秒。

19.下列选项中，用于设备和设备限制器(I/O接口)之间互连的接口标准是

A.PCIB.USBC.AGPD.PCI-Express

19.B解析：设备和设备限制器之间的接口是USB接口，其余选项不符合，答案为

Bo

20.下列选项中，用于亮高RAID牢靠性的措施有

I.磁盘镜像II.条带化III.奇偶校验IV.增加Cache机制

A.仅I、IIB.仅I、IIIC.仅I、III和IVD.仅II、III和IV

20.B解析：能够提高RAID牢靠性的措施主要是对磁盘进行镜像处理和进行奇偶

校验。其余选项不符合条件。

21.某磁盘的转速为10000转/分，平均寻道时间是6ms,磁盘传输速率是20

MB/s,磁盘限制器延迟为0.2ms,读取一个4KB的扇区所需的平均时间约为A.

9msB.9.4msC.12msD.12.4ms

21.B解析：磁盘转速是10000转/分钟，平均转一转的时间是6ms,因此平均

查询扇区的时间是3ms,平均寻道时间是6ms,读取4KB扇区信息的时间为0.2

ms,信息延迟的时间为0.2ms,总时间为3+6+0.2+0.2=9.4ms。

22.下列关于中断I/O方式和DMA方式比较的叙述中，错误的是

A.中断I/O方式恳求的是CPU处理时间，DMA方式;恳求的是总线运用权

B.中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后

C.中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成

D.中断I/O方式适用于全部外部设备，DMA方式仅适用于快速外部设备

22.D解析：中断处理方式：在I/O设备输入每个数据的过程中，由于无需CPU

干预，因而可使CPU与I/O设备并行工作。仅当输完一个数据时，才需CPU花费极

短的时间去做些中断处理。因此中断申请运用的是CPU处理时间，发生的时间是在

一条指令执行结束之后，数据是在软件的限制下完成传送。而DMA方式与之不同。

DMA方式：数据传输的基本单位是数据块，即在CPU与I/O设备之间，每次传送至

少一个数据块；DMA方式每次申请的是总线的运用权，所传送的数据是从设备干脆

送入内存的，或者相反；仅在传送一个或多个数据块的起先和结束时，才需CPU干

预，整块数据的传送是在限制器的限制下完成的。答案D的说法不正确。

2024年计算机组成原理真题

12.程序P在机器M上的执行时间是20秒，编译优化后，P执行的指令数削减到原来

的70%,而CPI增加到原来的1.2倍，则P在M上的执行时间是<,

A.8.4秒B.11.7秒C.14秒D.16.8秒

解：不妨设原来指令条数为x,那么原CPI就为20/x,经过编译优化后，指令条数

削减到原来的70%,即指令条数为0.7x,而CPI增加到原来的1.2倍，即24/x,那么现

在P在M上的执行时间就为指令条数为PI=0.7x*24/x=24*0.7=16.8秒，选D。

13.若x=103,y=-25,则下列表达式采纳8位定点补码运算实现时，会发生溢出的

是o

A.x+yB.-x+yC.x-yD.-x-y

解：8位定点补码表示的数据范围为-128〜127,若运算结果超出这个范围则会溢出，

A选项x+y=103-25=78,符合范围，A解除；B选项-x+y=-103-25=-128,符合范围，B解除;

D选项-x-y=-103+25=-78,符合范围，D解除；C选项x-y=103+25=128,超过了127,选C。

该题也可依据二进制写出两个数进行运算视察运算的进位信息得到结果，不过这种

方法更为麻烦和耗时，在实际考试中并不举荐。

14.float型数据据常用IEEE754单精度浮点格式表示。假设两个float型变量x和丫分

别存放在位寄存器和中,若则和之间

32fif2(fi)=CC900000H,(f2)=B0C00000H,xy

的关系为o

A.x<y且符号相同B.x<y且符号不同

C.x>y且符号相同D.x>y且符号不同

此题还有更为简便的算法，(fl)与(⑵的前4位为1100与1011,可以看出两数均为负

数，而阶码用移码表示，两数的阶码头三位分别为100和011,可知(fl)的阶码大于(f2)

的阶码，又因为是IEEE754规格化的数，尾数部分均为l.xxx,则阶码大的数，真值的肯

定值必定大，可知(fl)真值的肯定值大于(f2)真值的肯定值，因为都为负数，则(flj<(f2),

即

x<yo

15.某容量为256MB的存储器由若干4M>6位的DRAM芯片构成，该DRAM芯片的地

址引脚和数据引脚总数是o

A.19B.22C.30D.36

解.4M均位的芯片数据线应为8根，地址线应为log24M=22根，而DRAM采纳地址

复用技术，地址线是原来的皿，且地址信号分行、列两次传送。地址线数为22/2=11根，

所以地址引脚与数据引脚的总数为11+8=19根，选A。

此题须要留意的是DRAM是采纳传两次地址的策略的，所以地址线为正常的一半，这是许

多考生简单忽视的地方此题须要留意的是DRAM是采纳传两次地址的策略的，所以地址线

为正常的一半，这是许多考生简单忽视的地方。

采纳指令Cache与数据