触发器和时序逻辑电路课件

触发器和时序逻辑电路

电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。时序逻辑电路的特点：

下面介绍双稳态触发器，它是构成时序电路的基本逻辑单元。21.1

双稳态触发器特点：

1.有两个稳定状态“0”态和“1”态；

2.能根据输入信号将触发器置成“0”或“1”态；

3.输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。双稳态触发器：是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。&QQG1&G2SDRD21.1.1R－S

触发器两互补输出端1.基本R－S触发器两输入端

正常情况下，两输出端的状态保持相反。通常以Q端的逻辑电平表示触发器的状态，即Q=1，Q=0时，称为“1”态；反之为“0”态。反馈线

触发器输出与输入的逻辑关系1001设触发器原态为“1”态。翻转为“0”态(1)SD=1，RD=01010&QQG1&G2SDRD设原态为“0”态1001110触发器保持“0”态不变复位0

结论:不论触发器原来为何种状态，当SD=1，

RD=0时，

将使触发器置“0”或称为复位。&QQG1&G2SDRD01设原态为“0”态011100翻转为“1”态(2)SD=0，RD=1&QQG1&G2SDRD设原态为“1”态0110001触发器保持“1”态不变置位1

结论:不论触发器原来为何种状态，当SD=0，

RD=1时，

将使触发器置“1”或称为置位。&QQG1&G2SDRD11设原态为“0”态010011保持为“0”态(3)SD=1，RD=1&QQG1&G2SDRD设原态为“1”态1110001触发器保持“1”态不变1

当SD=1，

RD=1时，触发器保持原来的状态，

即触发器具有保持、记忆功能。&QQG1&G2SDRD&QQG1&G2SDRD110011111110若G1先翻转，则触发器为“0”态“1”态(4)SD=0，RD=0

当信号SD=RD

=0同时变为1时，由于与非门的翻转时间不可能完全相同，触发器状态可能是“1”态，也可能是“0”态，不能根据输入信号确定。10若先翻转基本R－S

触发器状态表逻辑符号RD(ResetDirect)-直接置“0”端(复位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不变保持00同时变1后不确定功能低电平有效总结1、触发器是双稳态器件，只要令RD=SD=1，触发器即保持原态。稳态情况下，两输出互补。一般定义Q为触发器的状态。2、在控制端加入负脉冲，可以使触发器状态变化。SD端加入负脉冲，使Q=1，SD称为“置位”或“置1”端。RD端加入负脉冲，使Q=0，RD称为“复位”或“清0”端。例由与非门组成的基本RS触发器，已知RD、SD输入波形如下图所示，试画Q、Q波形。tQtQtRDtSDt1t2t3t4t50–t1：RD=0、SD=1Q=0、Q=1t1–t2：RD=SD=1

保持Q=0、Q=1t2–t3：RD=1、SD=0Q=1、Q=0t3–t4：RD=SD=0Q=Q=1t4–t5：RD=1、SD=0Q=1、Q=0t5以后，RD=SD=1保持Q=1、Q=0置位例：画出由与非门组成的基本RS触发器的输出波形。RDSDQ复位使输出全为1RD和SD同时由0变到1后状态不定2.可控RS

触发器基本R-S触发器导引电路&G4SR&G3CP&G1&G2SDRDQQ时钟脉冲当CP=0时011

R，S

输入状态不起作用。

触发器状态不变11&G1&G2SDRDQQ&G4SR&G3CP

SD，RD用于预置触发器的初始状态，

工作过程中应处于高电平，对电路工作状态无影响。被封锁被封锁当CP=1时1打开触发器状态由R，S

输入状态决定。11打开触发器的翻转时刻受C控制（CP高电平时翻转），而触发器的状态由R，S的状态决定。&G1&G2SDRDQQ&G4SR&G3CP当CP=1时1打开(1)S=0,R=00011触发器保持原态触发器状态由R，S

输入状态决定。11打开&G1&G2SDRDQQ&G4SR&G3CP1101010(2)S=0,R=1触发器置“0”(3)S=1,R=0触发器置“1”11&G1&G2SDRDQQ&G4SR&G3CP1110011110若先翻若先翻Q=1Q=011(4)S=1,R=1

当时钟由1变0后触发器状态不定11&G1&G2SDRDQQ&G4SR&G3CP可控RS状态表00SR01010111不定Qn+1QnQn—时钟到来前触发器的状态Qn+1—时钟到来后触发器的状态逻辑符号QQSRCPSDRDCP高电平时触发器状态由R、S确定跳转例：画出可控R－S

触发器的输出波形RSCP不定不定可控R－S状态表CP高电平时触发器状态由R、S确定QQ0100SR01010111不定Qn+1Qn存在问题：时钟脉冲不能过宽，否则出现空翻现象，即在一个时钟脉冲期间触发器翻转一次以上。CP克服办法：采用JK

触发器或D

触发器00SR01010

111

不定Qn+1QnQ=SQ=R21.1.2主从JK触发器1.电路结构从触发器主触发器反馈线CP

CP1互补时钟控制主、从触发器不能同时翻转RS

C从触发器QQQSDRD

C主触发器JK2.工作原理主触发器打开

主触发器状态由J、K决定，接收信号并暂存。从触发器封锁

从触发器状态保持不变。01CPCP011RS

C从触发器QQQSDRD

C主触发器JK10状态保持不变

从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。从触发器打开主触发器封锁0C01CP0101RS

从触发器QQQSDRD

JKCP

主触发器010CP高电平时触发器接收信号并暂存(即主触发器状态由J、K决定，从触发器状态保持不变）。

要求CP高电平期间J、K的状态保持不变。CP下降沿()触发器翻转(主、从触发器状态一致)。CP低电平时,主触发器封锁,J、K不起作用1RS

从触发器QQQSDRD

JKCP

主触发器01CP01CP010分析JK触发器的逻辑功能(1)J=1,K=1

设触发器原态为“0”态翻转为“1”态110110101001主从状态一致状态不变011RS

从触发器QQQSDRD

JKCP

主触发器状态不变CP01010设触发器原态为“1”态为“？”状态J=1,K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。(1)J=1,K=1跳转1RS

从触发器QQQSDRD

JKCP

主触发器01CP010(2)J=0，K=1

设触发器原态为“1”态翻转为“0”态01100101011001设触发器原态为“0”态为“？”态1RS

从触发器QQQSDRD

JKCP

主触发器01CP010(3)J=1，K=0

设触发器原态为“0”态翻转为“1”态10011010100101设触发器原态为“1”态为“？”态RS

从触发器QQQSDRD1

JKCP

主触发器CP010(4)J=0，K=0

设触发器原态为“0”态保持原态00010001保持原态保持原态RS

C从触发器QQQSDRD1

CJKCP

主触发器CP01001结论：CP高电平时主触发器状态由J、K决定，从触发器状态不变。CP下降沿()触发器翻转(主、从触发器状态一致）。RS

从触发器QQQSDRD1

JKCP

主触发器3.JK触发器的逻辑功能Qn10011100Qn01J

K

Qn

Qn+100011011JK触发器状态表01010101CP高电平时，主触发器状态由J、K决定，从触发器状态不变。CP下降沿()触发器翻转(主、从触发器状态一致）。00010101Qn+1QnS'R'J

K

Qn+100Qn

01010111QnJK触发器状态表(保持功能)

(置“0”功能)

(置“1”功能)(计数功能)C下降沿触发翻转SD

、RD为直接置1、置0端，不受时钟控制，低电平有效，触发器工作时SD

、RD应接高电平。逻辑符号CPQJKSDRDQ下降沿触发的JK触发器状态表1101

0清001

1置100

不允许=

保持00保持RDSDCJK说明001101状态同J11翻转设置初态由C控制是否接受J、K端的输入上升沿触发的JK触发器状态表只需把C列上的改为即可。二者功能完全相同，只是触发时刻不同。JK触发器的特性方程JK说明0000011111保持状态同J翻转只考虑SD=RD=1且触发脉冲来到时的工作状态。例：JK

触发器工作波形CPJKQ下降沿触发翻转基本R-S触发器导引电路&G2&G1QQSDRD&G3&G4&G5&G6CPD21.1.3维持阻塞D

触发器1.电路结构反馈线跳转&G2&G1QQSDRD&G3&G4&G5&G6CPD2.逻辑功能01（1）D

=01触发器状态不变0当CP=0时110当CP=1时0101触发器置“0”封锁在CP=1期间，触发器保持“0”不变&G2&G1QQSDRD&G3&G4&G5&G6CPD01（2）D

=10触发器状态不变1当CP=0时111当CP=1时0110触发器置“1”封锁在CP=1期间，触发器保持“1”不变封锁D触发器状态表D

Qn+1

0101上升沿触发翻转逻辑符号DCPQQRDSDCP上升沿前接收信号，上降沿时触发器翻转，(其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1=Dn；上升沿后输入D不再起作用，触发器状态保持。即(不会空翻)结论：例：D

触发器工作波形图CPDQ上升沿触发翻转例电路如图，若周期性按动按钮SB，试画出JK触发器、D触发器Q端输出波形。设两触发器初态均为0。QQQQJKCCDSB+5V500

QQC周期性按动按钮SB相当于在两触发器的钟控端C输入脉冲列。对JK触发器，J=Qn、K=Qn，则：对D触发器，D=Qn，则Qn+1=D=Qn。两者均为来一个脉冲，翻转一次，具有计数功能。但两者的翻转时刻不同。JK触发器是在下降沿翻转，而D触发器是在上升沿翻转。例JK触发器连接如图。已知A、B信号波形，求输出端Q的波形。设Q初态为0。QQJKC=1ABCPQCPAB代入JK触发器特性方程，得：若原Q=0，则CP触发后Qn+1=A；若Q=1，则Qn+1=B。据此画出Q的波形如图示。注意是后沿触发。21.1.4触发器逻辑功能的转换1.将JK触发器转换为D

触发器

当J=D，K=D时，两触发器状态相同D触发器状态表D

Qn+1

0101J

K

Qn+100Qn

01010111QnJK触发器状态表D1CPQJKSDRDQ仍为下降沿触发翻转2.将JK触发器转换为T

触发器T

CPQJKSDRDQT触发器状态表T

Qn+1

01QnQn(保持功能)(计数功能)J

K

Qn+100Qn

01010111QnJK触发器状态表当J=K时，两触发器状态相同3.将D

触发器转换为T´触发器触发器仅具有计数功能

即要求来一个CP，触发器就翻转一次。CPQD=QD触发器状态表D

Qn+1

0101CPQQD4.D触发器转换成JK触发器CQDCP&&&1KJKKQnJQn*触发器的触发方式触发方式？研究翻转时刻与时钟脉冲间的关系一、电位触发方式电位触发正电位触发负电位触发CP=1期间翻转CP=0期间翻转电位触发的特点结构简单、速度快。只要CP存在就可以翻转，容易造成空翻。CPDQ电位触发的符号CQCQ正电位触发负电位触发二、主从触发方式主从触发方式的翻转过程：前沿处，输出交叉反馈到F主。后沿处，输出传递到F从翻转完成。CPCP=1期间输入端控制信号不容许变化？三、边沿触发方式为了免除CP=1期间输入控制电平不许改变的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时发生翻转，而在CP=1或CP=0期间，输入端的任何变化都不影响输出。如果翻转发生在上升沿就叫“上升沿触发”或“正边沿触发”。如果翻转发生在下降沿就叫“下降沿触发”或“负边缘触发”。下面以边缘触发的D触发器为例讲解。应用举例例：四人抢答电路。四人参加比赛，每人一个按钮，其中一人按下按钮后，相应的指示灯亮。并且，其它按钮按下时不起作用。电路的核心是74LS175四D触发器。它的内部包含了四个D触发器，各输入、输出以字头相区别，管脚图见下页。CLRD

CPQCLRD

CPQCLRD

CPQCLRD

CPQ1Q1D2Q2DGND4Q4D3Q3D时钟清零USC公用清零公用时钟74LS175管脚图+5VD1D2D3D4

CLRCP&1&2&3CP赛前先清零清零0输出为零发光管不亮D1D2D3D4

CLRCP+5V&1&2&3清零CP1反相端都为11开启D1D2D3D4

CLRCP&1&2&3清零CP+5V若有一按钮被按下，比如第一个钮。=1=000被封这时其它按钮被按下也没反应21.2

寄存器

寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放n

位二进制时，要n个触发器。按功能分数码寄存器移位寄存器寄存器存放数码和取出数码的方式有两种：串行方式和并行方式。并行方式：各位数码同时输入或输出寄存器。串行方式：数码逐位输入或输出寄存器。RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q321.2.1数码寄存器仅有寄存数码的功能。清零寄存指令通常由D触发器或R-S触发器组成并行输入方式00001101寄存数码1101触发器状态不变RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令&Q0&Q1&Q2&Q3取数指令1100并行输出方式&&&&QQQQ00000011状态保持不变1010111121.2.2移位寄存器不仅能寄存数码，还有移位的功能。

所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。按移位方式分类单向移位寄存器双向移位寄存器寄存数码1.单向移位寄存器清零D1移位脉冲23410111QQ3Q1Q2RD0000000100101011010110111011QJKFF0Q0QJKFF2QJKFF1QJKFF3

数据依次向左移动，称左移寄存器，输入方式为串行输入。QQQ从高位向低位依次输入数码输入1110010110011000输出再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。串行输出方式清零D10111QQ3Q1Q2RD10111011QJKFF0Q0QJKFF2QJKFF2QJKFF3QQQ5移位脉冲786数码输入左移寄存器波形图12345678CP1111011DQ0Q3Q2Q11110待存数据1011存入寄存器0111从Q3取出四位左移移位寄存器状态表0001123移位脉冲Q2Q1Q0移位过程Q3寄存数码D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行输出再继续输入四个移位脉冲,从Q3端串行输出1011数码右移移位寄存器1清零0寄存指令并行输入串行输出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行输入移位脉冲DCP2.并行、串行输入/串行输出寄存器寄存器分类并行输入/并行输出串行输入/并行输出并行输入/串行输出串行输入/串行输出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3Q3FF3FF1FF0FF2Q3dFF3FF1FF0FF23.双向移位寄存器：既能左移也能右移。DQ2DQ1DQ0>1&11>1&>1&.RDCPS左移输入

待输数据由低位至高位依次输入待输数据由高位至低位依次输入101右移输入移位控制端000000&&&&&&010右移串行输入左移串行输入UCCQ0Q1Q2Q3S1S0

CP16151413121110913456782D0D1D2D3DSRDSL

RDGND74LS194并行输入0111100011011直接清零(异步)保持右移(从Q0向右移动)左移(从Q3向左移动)并行输入

RDCPS1

S0功能

74LS194功能表UCCQ0Q1Q2Q3S1S0CP16151413121110974LS19413456782D0D1D2D3DSRDSL

RDGND

寄存器应用举例例：数据传送方式变换电路D6D5D4D3D2D1D0并行输入串行输出数据传送方式变换电路1.实现方法:(1).因为有7位并行输入，故需使用两片74LS194；(2).用最高位QD2作为它的串行输出端。2.具体电路:&G1S0S1CP1QA1QB1QC1QD1S0S1CP2QA2QB2QC2QD2R1R2A1B1C1D1A2B2C2D2D0D1D2D3D4D5D6+5V+5VCP启动脉冲移位脉冲&G2串行输出并行输入74LS194(1)74LS194(2)寄存器各输出端状态QA1QB1QC1QD1QA2QB2QC2QD2寄存器工作方式0D0D1D2D3D4D5D6

10D0D1D2D3D4D5

110D0D1D2D3D4

1110D0D1D2D3

11110

D0D1D2

11111

0D0D1

11111

10D0

CP并行输入(S1S0=11)并行输入(S1S0=11)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)右移(S1S0=01)3.工作效果:提醒：在电路中，“右移输入”端接＋5V。21.3

计数器

计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器同步计数器(按计数脉冲引入方式)

二进制计数器十进制计数器

N

进制计数器(按计数制)21.3.1二进制计数器

按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成n位二进制计数器，需用n个具有计数功能的触发器。1.异步二进制加法计数器异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(CP)二进制加法计数器状态表

从状态表可看出：最低位触发器来一个脉冲就翻转一次，每个触发器由1变为0时，要产生进位信号,

这个进位信号应使相邻的高位触发器翻转。1010

当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.清零RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP计数脉冲三位异步二进制加法计数器在电路图中J、Ｋ悬空表示J、K=1下降沿触发翻转每来一个CP翻转一次

当相邻低位触发器由1变0时翻转异步二进制加法器工作波形2分频4分频8分频

每个触发器翻转的时间有先后，与计数脉冲不同步CP12345678Q0Q1Q2用D触发器构成三位二进制异步加法器？？2、若构成减法计数器CP又如何连接？思考1、各触发器CP应如何连接？各D触发器已接成T´触发器，即具有计数功能CP清零RDQDQQ0F0QDQQ1FF1QDQQ2FF2CPJ0K0Q0J1K1Q1J2K2Q2Q2F0F1F2例分析下图的功能。（1）写出驱动方程：（2）写出触发器的特性方程：（3）将驱动方程代入特性方程得状态方程组：（CP下降沿触发）（Q0下降沿触发）（CP下降沿触发）4.再列写状态转换表，分析其状态转换过程：10000111110012001011111010301001111101140111111111005100011101000CPQ2Q1Q0J2=K2=J1=K1=J0=K0=Q2Q1Q0

Q1Q0111

原状态控制端下状态,,,1Q2（CP下降沿触发）（Q0下降沿触发）（CP下降沿触发）另有三种状态111、110、101不在计数循环内，如果这些状态经若干个时钟脉冲能够进入计数循环，称为能够自行启动。5.检验其能否自动启动？CPQ2Q1Q0J2=K2=J1=K1=J0=K0=Q2Q1Q0

Q1Q0111

原状态控制端下状态,,,1Q2

111111101000

110011101010

101011101010结论：经检验，可以自动启动。功能：能自启动的异步五进制加法计数器000100011001010110101111（CP下降沿触发）（Q0下降沿触发）（CP下降沿触发）（6）根据驱动方程画出状态图：（Q2Q1Q0）（CP下降沿触发）（Q0下降沿触发）（CP下降沿触发）画出各输出端的时序图：Q0Q1Q2CP123456CPJ1K1Q1J2K2Q2J3K3Q3Q3F1F2F3J0K0Q0F0例分析下图的功能。（1）写出驱动方程：（2）将驱动方程代入特性方程得状态方程组：（Q1下降沿触发）（CP下降沿触发）（Q0下降沿触发）（Q0下降沿触发）（Q1下降沿触发）（CP下降沿触发）（Q0下降沿触发）（Q0下降沿触发）0000000100100011010010011000011101100101111111101010101111011100（Q3Q2Q1Q0）画状态图功能：能自启动的异步十进制加法计数器2.同步二进制加法计数器异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。同步计数器组成原则:

根据翻转条件,确定触发器级间连接方式—找出J、K输入端的联接方式。

二进制数

Q2

Q1

Q0

000010012010301141005101611071118000脉冲数(CP)二进制加法计数器状态表

从状态表可看出：最低位触发器FF0每来一个脉冲就翻转一次；FF1：当Q0=1时，再来一个脉冲则翻转一次；FF2：当Q0=Q1=1时，再来一个脉冲则翻转一次。计数脉冲数二进制数十进制数Q3Q2Q1Q0012345678000000010010001101000101011001111000012345678计数脉冲数二进制数十进制数Q3Q2Q1Q091011121314151001101010111100110111101111910111213141516000004位二进制加法计数器的状态表4位二进制同步加法计数器级间连接的逻辑关系

由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。

触发器翻转条件

J、K端逻辑表达式J、K端逻辑表达式FF0每输入一C翻一次FF1FF2FF3J0=K0=1Q0=1J1=K1=Q0Q1=Q0=1J2=K2=Q1

Q0Q2=Q1=Q0=1J3=K3=Q2

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0（加法）（减法）

计数脉冲同时加到各位触发器上，当每个到来后触发器状态是否改变要看J、K的状态。QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK由主从型JK触发器组成的同步四位二进制加法计数器

最低位触发器FF0每一个脉冲就翻转一次；FF1：当Q0=1时，再来一个脉冲则翻转一次；FF2：当Q1=Q0=1时，再来一个脉冲则翻转一次。FF3：当Q2=Q1=Q0=1时再来一个时钟FF3翻转。74LS161型四位同步二进制计数器(a)外引线排列图；(b)逻辑符号A0A1A3A2UCC:16GND:8EPETCPLDRD34561112131415Q0Q3Q1Q2RCO74LS161710291A01CP234RCO5A36EP7GND8911101213141516+UCC74LS161LDA1A2ETQ0Q3Q1Q2RD(a)(b)01111

110

0

RD

CPEPET

表21.3.474LS161型同步二进制计数器的功能表

0111LD输入输出Q3Q2Q1Q0A3A2A1A0

d3d2d1d0

d3d2d1d0计数保持保持0000例三位二进制同步加法计数器三位二进制同步加法计数器Q2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲CPQ2Q2J2K2Q1Q1J1K1Q0Q0J0K0&计数脉冲三位二进制同步加法计数器CP分析步骤:1.先列写控制端的逻辑表达式：J2=K2=Q1Q0J1=K1=Q0J0=K0=1Q0：来一个CP，它就翻转一次；Q1：当Q0＝1时，它可翻转一次；Q2：只有当Q1Q0＝11时，它才能翻转一次。2.再列写状态转换表，分析其状态转换过程。20010011110101000000011001301000001101140111111111005100000011101610100111111071100000111118111111111000CPQ2Q1Q0J2＝K2＝J1＝K1＝J0＝1K0＝1Q2Q1Q0

Q1Q0Q1Q0Q0Q0

原状态控制端下状态,,,Q0Q1Q23.还可以用波形图显示状态转换表CP12345678921.3.2十进制计数器十进制计数器：计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。

四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介绍广泛使用8421编码的十进制计数器。1.同步十进制计数器十进制加法计数器状态表二进制数Q3Q2Q1Q0脉冲数(CP)十进制数0123456789100000000100100011010001010110011110001001000001234567890J1K1Q1CPJ2K2Q2J3K3Q3Q3J0K0Q0&&C进位同步十进制加法计数器（1）写出驱动方程：（2）将驱动方程代入特性方程得状态方程组：进位输出方程为：0000000100100011010011011001100001110110010111001111111010101011（Q3Q2Q1Q0）画状态图Q0Q1Q2Q3CP12345678910十进制计数器工作波形

常用74LS160型同步十进制加法计数器,其外引脚排列及功能表与74LS161型计数器相同。2.异步十进制计数器(1)74LS290型二-五-十进制计数器Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0逻辑功能及外引线排列110

10清零0000（1）R01、

R02：置“0”输入端逻辑功能Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0逻辑功能及外引线排列0置“9”1100（1）S91、

S92：置“9”输入端逻辑功能

1

1

Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0逻辑功能及外引线排列计数功能

0

011Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0

0

011输入脉冲输出二进制输入脉冲输出五进制Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0

0

011输入脉冲输出十进制Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF074LS290型计数器功能表输入输出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为“0”有任一为“0”计数清零置9

输入计数脉冲8421异步十进制计数器十分频输出(进位输出)计数状态计数器输出(2)74LS290的应用S91N74LS290S92Q2Q1NUCCR01R02CP0CP1Q0Q3地外引线排列图17814S92S91Q3Q0Q2Q1R01R02CP1CP0输入脉冲十分频输出5421异步十进制计数器Q1Q2Q3Q0CP12345678910工作波形S92S91Q0Q3Q1Q2R01R02CP1CP0S92S91Q3Q0Q2Q1R01R02CP1CP0五进制输出计数脉冲输入异步五进制计数器CP12345Q1Q2Q3工作波形如何构成N进制计数器

反馈置“0”法：当满足一定的条件时，利用计数器的复位端强迫计数器清零,重新开始新一轮计数。

利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。

例：用一片74LS290可构成十进制计数器，如将十进制计数器适当改接,利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。用一片74LS290构成十以内的任意进制计数器例：六进制计数器六种状态二进制数Q3Q2Q1Q0脉冲数(CP)十进制数0123456789100000000100100011010001010110011110001001000001234567890例：六进制计数器六种状态

当状态0110（6）出现时，将Q2=1，Q1=1送到复位端R01和R02，使计数器立即清零。状态0110仅瞬间存在。74LS290为异步清零的计数器反馈置“0”实现方法:Q3Q2Q1Q0000000010010001101000101011001111000100100001111六进制计数器S92S91Q3Q0Q2Q1R01R02CP1CP0计数脉冲计数器清零七进制计数器

当出现0110（6）时，应立即使计数器清零，重新开始新一轮计数。

当出现

0111(7)时，计数器立即清零，重新开始新一轮计数。S92S91Q3Q0Q2Q1R01R02CP1CP0计数脉冲计数器清零&.二片74LS290构成100以内的计数器例1：二十四进制计数器二十四分频输出.0010(2)0100(4)S92S91Q3Q0Q2Q1R01R02CP1CP0计数脉冲S92S91Q3Q0Q2Q1R01R02CP1CP0十位个位两位十进制计数器(100进制)

例2:六十进制计数器Q3

Q2

Q1

Q0S9(1)

S9(2)

R0(1)

R0(2)CP1

CP0

个位Q3

Q2

Q1

Q0S9(1)

S9(2)

R0(1)

R0(2)CP0CP1

十位

个位为十进制，十位为六进制。个位的最高位Q3接十位的CP0

，个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后Q3由1变为0，相当于一个下降沿，使十位六进制计数器计数。经过六十个脉冲，个位和十位计数器都恢复为0000。有两个二-五-十进制计数器，高电平清零74LS390外引线排列图11689UCC1Q21Q11RD1Q01Q3地1CP02Q32Q22Q12Q02RD2CP02CP11CP1十位

0100(4)个位0110(6)计数脉冲十位个位两位十进制计数器（100进制）例：用一片74LS390构成四十六进制计数器&1Q31Q01Q21Q11RD1CP11CP02Q32Q02Q22Q12RD2CP12CP0四位二进制同步计数器74LS163

前面所讲述的74LS290其清零方式通常称为“异步清零”，即只要R0(1)=R0(2)=1，不管有无时钟信号，输出端立即为0；而且它的计数方式是异步的，即CP不是同时送到每个触发器。

而下面将要讲述的74LS163，不但计数方式是同步的，而且它的清零方式也是同步的：即使控制端CLR＝0，清零目的真正实现还需等待下一个时钟脉冲的上升沿到来以后才能够变为现实。这就是“同步清零”的含义。16151413121110123456789QAQDQDQCQBQAQBQCVCCTTPPCPAABBCCDDCLRLOADENABLERC串行进位输出允许允许GND时钟清除输出数据输入置入74LS16374LS163管脚图TPRCABCDQBQCQDQALOADCLR74LS16374LS163功能表1111计数0111X保持1011X保持(RC=0)XX01并行输入XXX0清零PTLOADCLRCP功能

例用一片74LS163构成六进制计数器。QDQCQBQA000000010010001101000101六个稳态准备清零：使CLR＝074LS163的应用TPRCABCDQBQCQDQALOADCLR74LS163&+5VCP11CPACPBQAQDQBQCR9(2)R9(1)R0(2)R0(1)74LS290CP计数脉冲

在QDQCQBQA

＝0110时立即清零。

例.用一片74LS290构成六进制计数器:

例.用一片74LS163构成六进制计数器:在QDQCQBQA

＝0101时准备清零。TPRCABCDQBQCQDQALOADCLR74LS163&+5VCP11置数法：此法适用于有并行预置数的计数器。当满足一定的条件时，利用计数器的置数端强迫计数器进入某一状态,重新开始新一轮计数。

TPRCABCDQBQCQDQACLRLOAD74LS163&+5VCP七进制计数器0000000100100011011001010100TPRCABCDQBQCQDQACLRLOAD74LS163+5VCP1100六进制计数器00000001001000110100100001110110010121.3.4环行计数器D0Q0D1Q1D2Q2D3Q3CP环形计数器（1）写出驱动方程：（2）得状态方程组：（3）画状态图：000100101000010000110110100111000111111010111101（Q3Q2Q1Q0）0101101000001111不能自启动有效循环环行计数器工作波形CP1234Q2Q1Q0Q3环行计数器可作为顺序脉冲发生器。扭环计数器（1）写出驱动方程：（2）得状态方程组：D0Q0D1Q1D2Q2D3Q3CP（3）画状态图：（Q3Q2Q1Q0）不能自启动0000000110001100001101111110111101001001101011010010010101101011有效循环D0Q0D1Q1D2Q2D3Q3CPQ2&&能自启动的扭环计数器0000000110001100001101111110111100000001100011000011011111101111画状态图：21.3.5环行分配器K0=Q2

J0=Q2

J1=Q0J2=Q1

K1=Q0

K2=Q1Q0Q1Q2CPQJKQFF2Q0Q1Q2QJKQFF1QJKQFF0环行分配器工作波形Q2Q1Q0CP12345678Q0Q1Q2

可产生相移为

的顺序脉冲。21.4555定时器及其应用555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、多谐振荡器和施密特触发器等多种电路。555定时器在工业控制、定时、检测、报警等方面有广泛应用。21.4.1555定时器的结构及工作原理1.分压器：由三个等值电阻构成2.比较器：由电压比较器C1和C2构成3.R-S触发器4.放电开关管TVAVB输出端

电压控制端高电平触发端低电平触发端放电端复位端UCC分压器比较器R-S触发器放电管调转地++C1++C2QQRDSD5k5k5kT24567831<2/3UCC<1/3UCC10>2/3UCC>1/3UCC01<2/3UCC>1/3UCC11>2/3UCC<1/3UCC00RDSDV6V2比较结果1/3UCC不允许2/3UCC++C1++C2.5K5K5KVAVBUCCRDSD562V6V2<2/3UCC<1/3UCC>2/3