第2章80X86微处理器

第二章80X86微处理器第二章80X86微处理器1、一般CPU的结构2、8086/8088微处理器2.18086/8088的结构2.28086/8088的外部引脚及其功能3、存储器组织4、8086/8088微处理器的工作模式和总线时序3.1最小模式和最小模式下的工作时序3.2最大模式和最大模式下的工作时序（8087协处理器）5、指令执行方式231、CPU的一般结构数字处理技术的发展中央处理单元(CentralProcessingUnit)微处理器(MicroProcessUnit)单片微型计算机数字信号处理器(DSP)微控制器(MicroControlUnit)……41、CPU的一般结构CPU的组成中央处理单元（器）一般讲是运算器和控制器两部分运算器：数字处理部件。包括累加器，状态字（寄存器），少量通用寄存器。控制器：除运算器外的其它的部件组成。包括指令寄存器，译码电路，微操作电路，节拍发生器（时序电路等），指令计数器（指令地址寄存器）。内部总线及接口逻辑51、CPU的一般结构61、CPU的一般结构运算器的组成部件运算器是进行算术运算和逻辑运算的部件，其工作步骤受控制器的控制。运算器由算术逻辑单元ALU、累加器寄存器A和标志寄存器（FR）或称程序状态字（PSWProgramStatusWord）、通用寄存器阵列RA等部分组成。累加器寄存器A：在运算前存放一个参加运算的数，常称为操作数，并用于存放运算结果。 标志寄存器：反映CPU工作状态的寄存器。寄存器阵列：处理内部的存储器，不同CPU有不同数量。71、CPU的一般结构控制器的组成部件程序计数器（程序地址寄存器、指令地址寄存器）：保留下一条执行的指令的地址。指令寄存器：保留当前执行的指令。指令译码器：根据不同的指令产生不同的逻辑。内部逻辑电路（微操作电路）：根据指令译码器条件（电平信号）和时序电路的脉冲信号，产生CPU中各部件的控制信号。时序电路：产生有严格时间关系的脉冲信号。标志寄存器：81、CPU的一般结构总线及接口逻辑总线：信息流动的通道。数据总线：传送数据信息的总线。地址总线：传送代表存储的数据的地址信息的总线。控制总线：传送控制信息的总线。控制信息分控制条件（电平）和时间（脉冲）。接口逻辑：CPU用于外部交换信息的端口。92、8086/8088微处理器8086微处理器：1978年推出，

集成29000个晶体管，

第一代16位高性能微处理器，40引脚双列直插式封装（40-dip），

可与8087/8089组成多机系统，8088微处理器：8086的简化，外部数据总线为8位。

内部与8086相同。从结构上看，可以分为两个部分：执行单元EU,总线接口单元BIU102、8086/8088微处理器112、8086/8088微处理器2.18086/8088微处理器的结构122、8086/8088微处理器2.18086/8088微处理器的结构----执行单元（EU）算术逻辑单元ALU寄存器阵列暂存寄存器（累加寄存器）内部寄存器阵列DR状态标志寄存器（FR）PSW（ProgramStatusWord）EU控制器等部分组成。132、8086/8088微处理器2.18086/8088微处理器的结构----执行单元（EU）微处理器内部高速数据存储单元。不同的微处理器有不同的数量和定义名称。8086/8088有8个16位的寄存器：寄存器阵列通用寄存器专用寄存器AHALBHBLCHCLDHDLAX累加器BX基址CX计数DX数据SPBPSIDI堆栈指针基数指针目的变址源变址142、8086/8088微处理器2.18086/8088微处理器的结构----执行单元（EU）关于累加器存放计算结果的寄存器成为累加器

AX寄存器也常被称为累加器，8086指令系统中的许多指令都是通过累加器的动作来执行的。当累加器作为16位来使用时，可以进行按字乘/除操作，按字输入和输出、字传送操作；当累加器作为8位来使用时，可以进行按字节乘/除操作，按字节输入和输出、字节传送操作，以及十进制运算等等。在8086/8088的指令系统中，其他通用寄存器在某些指令中也可以存放计算结果，但通常不称其为累加器。152、8086/8088微处理器2.18086/8088微处理器的结构----执行单元（EU）

标志寄存器用来保存ALU操作结果的标志，以及CPU其它的工作状态。可以用专门的指令来测试这些条件标志和进行设置。大多数算术、逻辑运算都会影响一到几个标志位。其置位还是复位，由最后执行的算术逻辑运算的结果决定。每个标志都可视为一个触发器。这些标志往往用做后续指令判断的依据，可用于控制程序的转移等。

标志寄存器162、8086/8088微处理器2.18086/8088微处理器的结构----执行单元（EU）标志寄存器172、8086/8088微处理器2.18086/8088微处理器的结构----执行单元（EU）存储器与寄存器的区别存储器与寄存器都用做存储数据。存储器分程序存储器与数据存储器。保存程序和工作数据，一般容量较大。在第5章详细介绍。寄存器也是一种存储器，在CPU内部，数量较少，用于保存CPU运算的结果、中间结果等。不同的CPU，寄存器数量不等，结构和名称也不同。寄存器的存取速度与CPU工作速度相匹配。而存储器的工作速度有时与CPU工作速度不一定匹配（一般来讲慢于CPU速度）。182、8086/8088微处理器2.18086/8088微处理器的结构----执行单元（EU）执行单元控制器控制器是发布操作命令的机构，是计算机的指挥中心，相当于人脑的神经中枢。控制器由指令部件、时序部件和微操作控制部件等三部分组成。指令是一种能供机器执行的控制代码，有操作码和地址码两部分组成。192、8086/8088微处理器2.18086/8088微处理器的结构----执行单元（EU）指令部件程序计数器PC(ProgramCounter)：存储指令地址指令寄存器IR(InstructionRegister)：保存当前执行指令（代码）指令译码器ID(InstructionDecoder)：将指令码变成内部电路控制信号，等三部分组成。程序由指令序列组成。202、8086/8088微处理器2.18086/8088微处理器的结构----执行单元（EU）时序部件和微操作控制部件时序部件：时钟系统、脉冲分配器。微操作控制部件：组合逻辑电路，在指令译码电路、时钟脉冲信号的控制下，实现一系列逻辑动作（微操作），完成指令功能。

212、8086/8088微处理器2.18086/8088微处理器的结构----总线接口单元段寄存器：CS，DS，SS，ES指令指针

IP地址合成器指令队列缓冲器外部总线控制逻辑，读、写、锁存……外部地址总线外部数据总线总线执行单元是80X86CPU用于产生外部有限地址的部件。222、8086/8088微处理器2.18086/8088微处理器的结构----总线接口单元地址合成器，段寄存器8086/8088外部地址线共有20根，可直接寻址空间为220=1024K。8086/8088内部寄存器为16位，包括指令计数器。8086/8088共有4个段寄存器：CS，DS，ES，SS。同样是16位寄存器。地址合成器，将指令计数器或指令中指出的地址，与段寄存器中的数据，组合成20位的外部地址。232、8086/8088微处理器2.18086/8088微处理器的结构----总线接口单元指令指针IP1）指令存于代码段2）

IP为下一条指令的第一个字节地址（段内偏移）3）

IP可以自动修正（CPU以字节为单位取指）4）

CS：IP（IP的默认段寄存器为CS）242、8086/8088微处理器2.18086/8088微处理器的结构----总线接口单元指令队列缓冲器指令寄存器----正在执行的指令指令队列缓冲器----下一条执行的指令8088/8086指令系统为可变长度指令系统，根据不同需要，指令由1~6字节组成。为什么要用指令队列缓冲器？流水线技术。252、8086/8088微处理器2.18086/8088微处理器的结构----总线接口单元外部总线控制逻辑数据存储的位置：外部器件，或外部器件内部的某一单元内。地址如何进行数据传送：数据传送的路径。要求的操作：读或写。以及传送的数据的性质。与外部器件进行数据交换和对CPU外部器件控制的逻辑电路。262、8086/8088微处理器2.18086/8088微处理器的结构----总线接口单元总线----内部总线和外部总线所谓总线是指信息传送的公共通道，是沟通微型计算机中各个功能单元的桥梁。在微处理器内部传送信息的总线称为片内（内部）总线，而在微处理器与各外部部件之间传送信息的总线称为片外（外部）总线。共分三类总线：地址总线AB

数据总线DB

控制总线CB。272、8086/8088微处理器2.18086/8088微处理器的结构----总线接口单元总线微处理器CPU存储器输入/输出接口电路数据总线

地址总线

外围设备控制总线282、8086/8088微处理器2.18086/8088微处理器的结构----总线接口单元总线数据总线:用来传输数据。从结构上看，数据总线是双向的,即数据即可从CPU送到其他部件，也可从其它部件送到CPU.思考数据总线上传送的一定是数据吗？答：在微型机中，数据的含义也是广义的。数据总线上传送的不一定是真正的数据，还有可能是指令代码、状态量或控制量292、8086/8088微处理器2.18086/8088微处理器的结构----总线接口单元总线地址总线:专门用来传送地址信息。由于地址总是从CPU送出的，所以和数据线不同，地址总线是单向的。地址总线的位数决定了CPU可以直接寻址的内存范围。控制总线:用来传输控制信号。其中包括CPU送往存储器和I/O接口电路的控制信号，如读信号、写信号和中断响应信号等;还包括其他部件送到CPU的信号，如时钟信号、中断请求信号和准备就绪信号。302、8086/8088微处理器2.28086/8088的外部引脚及其功能采用双列直插式封装，有40条引脚8086还有采用PLCC封装，有44条引脚，其中4条没定义（空）地址/数据总线

控制/状态（总）线电源、地线，复位，时钟输入线。312、8086/8088微处理器2.28086/8088的外部引脚及其功能322、8086/8088微处理器2.28086/8088的外部引脚及其功能332、8086/8088微处理器2.28086/8088的外部引脚及其功能1、地址/数据总线AD0~AD15(8086)，AD0~AD7(8088):地址/数据复用总线，双向，三态。作为地址总线时，输出低16位地址A15~A0（单向，输出）。作为数据总线时，输入、输出16位的数据D15~D0

（双向），（8088仅为D7~D0，高8位不是复用总线，只是地址总线）342、8086/8088微处理器2.28086/8088的外部引脚及其功能2、地址/状态总线分时复用的地址/状态线，输出、三态功能。作为地址总线时，输出最高4位地址(A19~A16)，与A15~A0构成访问存储器的20位物理地址。当CPU执行I/O指令时，A19~A16保持0状态，因此8086/8088可访问的I/O空间为64K。

A19/S6~A16/S3：352、8086/8088微处理器2.28086/8088的外部引脚及其功能2、地址/状态总线作为状态总线时，输出CPU的状态信息。S6总为0。S5状态用来反映中断允许标志位IF的当前设置：若IF=1，表明CPU允许可屏蔽中断请求；若IF=0，则表明CPU禁止可屏蔽中断请求。S4、S3两位组合指示CPU当前正在使用哪个段寄存器。A19/S6~A16/S3：362、8086/8088微处理器2.28086/8088的外部引脚及其功能3、控制/状态总线/S7（BusHighEnable/Status）（该信号在8088中最小模式下为SS0，最大模式下恒为高。)：输出，三态。8086中当地址/数据总线作为数据总线时，为高8位数据总线允许信号。

=1，只用D7~D0传送数据，

=0，用D15~D0传送数据。DMA时，高阻态。/S7372、8086/8088微处理器2.28086/8088的外部引脚及其功能3、控制/状态总线S7状态在T2、T3和T4周期有效（低电平），在中断确认周期和局部总线出让的最后一个逻辑状态时间保持高阻态。在第一次中断确认周期的T1期间，S7保持低电平。/S7382、8086/8088微处理器2.28086/8088的外部引脚及其功能3、控制/状态总线8088的SS0状态线，片上第34脚，与8086定义不同状态线SS0在最小模式下与S0同。最小模式下，SS0、IO/M和DT/R三者用来反映总线周期状态。当局部总线出让期间保持高阻状态。SS0392、8086/8088微处理器2.28086/8088的外部引脚及其功能3、控制/状态总线输出、高电平有效。用做地址锁存器的片选信号，将AD19-AD0上输出的地址信息锁存到外部锁存器。

8282（74ls373)因为8086/8088的AD19-AD0为地址数据复用总线或者地址状态复用总线，因此，必须在CPU外部保存AD19-AD0作为地址总线时的信息。ALE地址锁存允许402、8086/8088微处理器2.28086/8088的外部引脚及其功能3、控制/状态总线数据传送控制信号

：数据发送／接收控制信号，用来控制数据传送方向。当=1时，发送数据，即进行写操作；当=0时，接收数据，即进行读操作；

：数据收发器的选通信号，三态、输出、低电平有效。

8286/8287芯片（74ls245)412、8086/8088微处理器2.28086/8088的外部引脚及其功能关于数据地址的分时复用CPU高4位地址线和状态线公用A16-A19/S3-S6

16位数据和低16位地址共用线AD15-AD08086CPU具有16根数据线，20根地址线，为了节省成本和空间，它们共用20个引脚422、8086/8088微处理器2.28086/8088的外部引脚及其功能关于数据地址的分时复用CLKRESETREADYMIN/MXALEBHEA19～A16AD15～AD0DENDT/RM/IOWRRDHOLDHLDAINTRINTA8086STB地址锁存器8282（三片）收发器8286OE(二片)T(可选)8284ABHE地址总线数据总线READYRESET＋5V控制总线432、8086/8088微处理器2.28086/8088的外部引脚及其功能8位总线栓锁驱动器8282作用：外围设备地址寄存。三态输出与74LS373功能相同442、8086/8088微处理器2.28086/8088的外部引脚及其功能8位总线收发器8286三态总线驱动器功能与74LS245相同。隔离8088地址/数据总线，增强驱动能力。452、8086/8088微处理器2.28086/8088的外部引脚及其功能3、控制/状态总线存储器读写信号

、：三态、输出，低电平有效。对存储器或I/O设备读、写操作控制线。在进行DMA操作时，此两线为高阻态。存储器或I/O端口选择信号

（8086）：三态、输出。=1时，表示CPU访问存储器；=0时，表示CPU访问I/O端口。8088该信号的逻辑与8086恰好相反

注意访问I/O端口时，只有A15~A016位地址有效。462、8086/8088微处理器2.28086/8088的外部引脚及其功能3、控制/状态总线就绪信号（READY）反映外部器件（设备）等状态的信号，输入，高电平有效。READY=l时，表示CPU访问的存储器或I/O端口已准备好传送数据。READY=0，表示CPU访问的存储器或I/O端口未就绪，此时，CPU自动插入一个或多个等待周期TW，直到READY信号变为高电平，完成数据传送。

测试信号（）输入、低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对该脚进行一次测试，若测到为高，CPU继续处于等待状态，直到检测到为低电平，退出等待状态。

它与READY的不同之处是，READY是外设主动，TEST是CPU主动。472、8086/8088微处理器2.28086/8088的外部引脚及其功能3、控制/状态总线不可屏蔽中断请求信号（NMI）不受CPU中断允许标志位（IF）状态的影响。也不能用软件屏蔽。输入，上升沿触发。

该信号有效时，在当前指令结束后，立即进入中断处理。

在PC系统中，当存储器或I/O传输中出现奇偶错，或8087有中断请求时，产生该中断请求。

中断请求和中断响应信号INTR：可屏蔽中断请求信号，输入，高电平有效。外设向CPU发出中断请求。：CPU响应外设INTR信号的应答信号，输出，低电平有效。482、8086/8088微处理器2.28086/8088的外部引脚及其功能3、控制/状态总线总线请求响应信号（HLDA）CPU对其它主控部件的总线请求作出的响应信号。输出，高电平有效。HLDA有效，表示申请总线的部件可以使用总线。与此同时，CPU使所有与三总线有关的引脚均呈现高阻抗，让出总线。直到收到总线释放信号HOLD，CPU重新控制总线。总线请求信号（HOLD）其它总线主控模块（如DMA控制器8237A）要求占用总线时，向CPU的请求信号。输入、高电平有效。总线使用完毕，释放总线的同时，撤消HOLD信号它与CPU的总线请求响应信号配合工作

492、8086/8088微处理器2.28086/8088的外部引脚及其功能时钟信号和复位信号CLOCK：提供8086和8088要求时钟信号，输入。信号要求的占空比为33％高电平，67%为低电平。不同型号的芯片使用的时钟频率不同。8088要求为4.77MHz，8086-1为10MHz，8086-2为8MHz。RESET：复位信号，启动和重启系统。输入。至少要维持4个时钟周期的高电平，才能可靠复位。对8086/8088CPU，复位后是从FFFF0H单元开始执行程序。（也就是系统启动后执行的第一条指令）。502、8086/8088微处理器2.28086/8088的外部引脚及其功能复位后CPU的内部状态

512、8086/8088微处理器3存储器组织8086/8088系统中存储器按字节编址，8086/88共有20条地址线，可直接寻址1M（1024K）字节存储空间，因此每个字节所对应的地址是20位。1段=64K字节0000016个逻辑段15段……0FFFF100000段1FFFFF0000FFFFF=64K字节=64K字节

为了解决20位地址和16位寄存器之间的矛盾，在8086/8088系统中，把1M存储空间分成若干个逻辑段，并允许它们在整个存储空间浮动,即段与段之间可以部分重叠、连续排列或断续排列。对于任何一个物理地址,可以唯一地被包含在一个逻辑段中,也可包含在多个相互重叠的逻辑段中,

只要有段地址和段内偏移地址就可以访问到这个物理地址所对应的存储空间。522、8086/8088微处理器3存储器组织存储器的分段和重叠段起始地址和段内偏移地址段可以部分重叠，或完全重叠。也可以完全不重叠。每一段长度为64K532、8086/8088微处理器3存储器组织

在8086/8088的存储器空间中，为了简化操作，要求各个逻辑段从节（16字节）的整数边界开始，即段首地址低四位为“0”，把段首地址的高16位称为“段基址”存放在段寄存器DS或CS或SS或ES中。

≤64KB

≤64KB

≤64KB

≤64KB

0000010550250A08FFB0EFF00FFFFF代码段数据段附加段堆栈段1055

250A

8FFB

EFF0CSDSESSS542、8086/8088微处理器3存储器组织存储器的物理地址和逻辑地址

在采用分段结构的存储器中，每一个存储单元可以看成具有两种类型的地址：物理地址和逻辑地址。逻辑地址由段基址和偏移地址两个部分构成，它们都是无符号的16位二进制数。物理地址也称为绝对地址，它是20位的，是唯一标识1M字节空间的某一字节的地址。它是由逻辑地址变换得来的。当CPU需要访问存储器时,必须完成如下的地址运算:

物理地址

=段基址

X16+偏移地址552、8086/8088微处理器3存储器组织Ex：已知(CS)=1055H，(DS)=250AH,

(ES)=2EF0H，(SS)=8FF0H,

某操作数偏移地址=0204H画出各段在内存中的分布、段首地址及操作数的物理地址10550H250A0H2EF00H8FF00HCSDSESSS

设操作数在数据段，则操作数的物理地址为：

250AH×16+0204H=252A4H562、8086/8088微处理器4工作模式和总线时序8086／8088CPU芯片设计了两种工作模式，即最小模式和最大模式。在不同模式下工作时，部分引脚(第24-31脚)具有不同的功能。最小模式就是在系统中只有一个微处理器。即8086（或8088）。最大模式是系统中有两个或多个处理器。主处理器就8086/8088，其它称为协处理器：数值运算协处理器8087，输入／输出协处理器8089。

572、8086/8088微处理器4工作模式和总线时序----最小工作模式最小工作模式是8086/8088工作的最简单情况。所有的总线控制信号都直接由8086／8088产生，

ALE

、、、、、582、8086/8088微处理器4工作模式和总线时序----最小工作模式592、8086/8088微处理器4工作模式和总线时序8086/8088操作和时序

8086/8088工作周期分时钟周期，总线周期和指令周期三种。时钟周期（在8086/8088中又称为T状态周期）为最基本的周期，它是第19引脚输入的时钟脉冲的周期。当时钟频率为5MHz，时钟周期=200ns

总线周期为对系统总线进行一次操作的时间。8086/8088的基本总线周期由4个时钟周期（T1~T4）组成。典型的总线周期有存储器读周期、存储器写周期、I/O设备的输入周期、I/O设备的输出周期、中断响应周期、空闲周期等。指令周期为8086/8088CPU执行一条指令需要的时间。它由若干个总线周期组成，根据指令性质，总线周期不同。602、8086/8088微处理器8086/8088操作和时序

时钟周期、总线周期（机器周期）、指令周期

4工作模式和总线时序612、8086/8088微处理器最小模式下的总线读周期4工作模式和总线时序622、8086/8088微处理器最小模式下的总线写周期4工作模式和总线时序632、8086/8088微处理器4工作模式和总线时序总线周期总是从T1开始T1状态：CPU通过地址/数据复用线AD15~

AD0，和地址/状态复用线A19/S6

~A16/S3输出20位地址信息。同时和ALE控制信号有效，信号表示高位数据线上的信息有效，该信号作为奇地址存储体的体选择信号，配合地址信号实现对存储单元的寻址。ALE信号为地址锁存信号，启动锁存器8282，在ALE信号下降沿，将20位地址信号和信号锁存到8282地址寄存器中。

64T2状态：A19/S6~A16/S3成为状态线，出现信号S6~S3，并保持到读周期结束。地址数据复用总线（AD15~

AD0）成为数据总线，准备数据传送。变低电平（有效），启动收发器8286。确定数据传送方向。读数据时为低；写数据时为高。在周期末，读或写控制信号开始有效。（两者只能有一个有效），数据将出现在总线上。

2、8086/8088微处理器4工作模式和总线时序652、8086/8088微处理器4工作模式和总线时序T3状态：读或写控制信号保持有效。若存储器或I/O端口已完成数据读/写（READY线保持高电平）。有些情况下，外部设备（器件）的速度不一定能与8086/8088相匹配。在T3周期结束，读写数据过程不一定能完成。在T3周期末，READY线为低电平。此时8086/8088自动延长T3状态一个周期，并用TW表示。在TW周期末再次检测READY线，以确定是否完成。直到确认完成数据操作后，退出TW。662、8086/8088微处理器4工作模式和总线时序T4状态：在读、写信号后沿从数据总线上读取数据。完成一次总线操作。总线读或写周期工作过程类似，只是数据方向控制信号

状态不同和数据读、写信号不同。672、8086/8088微处理器4工作模式和总线时序----伟福实验平台上的时序682、8086/8088微处理器4工作模式和总线时序----伟福实验平台上的时序692、8086/8088微处理器4工作模式和总线时序----伟福实验平台上的时序702、8086/8088微处理器4工作模式和总线时序----最大工作模式在最小模式下，只有一个数字处理器，因此所有的运算与控制均由8086/8088微处理器承担。系统结构也最简单。为了提高系统处理数据的速度，8086/8088提供了另一种工作模式，称最大模式。最大模式下，处理器的一部分引脚有新的定义。需要用转换总线控制信号的总线控制器8288。将CPU的状态信号转换成总线控制信号，控制8282锁存器、8286总线收发器。712、8086/8088微处理器4工作模式和总线时序----最大工作模式722、8086/8088微处理器4工作模式和总线时序----最大工作模式732、8086/8088微处理器4工作模式和总线时序----最大工作模式总线控制器8288742、8086/8088微处理器4工作模式和总线时序----最大工作模式最大模式下的引脚定义引脚24~31信号在最大模式下重新定义。

ALE，成QS1，QS0（指令队列状态信号）、、成总线周期状态信号、、。表示当前总线周期中进行的数据传输的类型

成：总线锁定信号。、成、总线请求与授予信号。752、8086/8088微处理器4工作模式和总线时序----最大工作模式指令队列状态信号QS1，QS0提供指令队列操作状态，供外部器件跟踪8086内部指令队列。762、8086/8088微处理器4工作模式和总线时序----最大工作模式总线周期状态信号772、8086/8088微处理器4工作模式和总线时序----最大工作模式总线请求与授予信号

、：为双向信号脚，用于其它总线控制器向8086申请总线和8086将总线控制权授予其它总线控制器。优先级别较高。工作过程如下：其它总线控制器发出一时钟周期宽的脉冲，表示申请总线。在T4或T1时刻，8086发出一时钟周期宽的脉冲，表示接受申请。并在下一时钟周期释放总线。当外部总线控制器再发一时钟周期宽的脉冲，表示总线使用完成（同时释放总线控制）。在下一时钟周期8086（8088）重新接管总线。782、8086/8088微处理器4工作模式和总线时序----最大工作模式总线锁定信号

：输出、低电平有效，三态。当该信号有效时，其它总线控制设备不能占用总线。在总线出让状态下，它为高阻状态。的有效信号由指令前缀LOCK控制产生（在第3章中介绍），并维持到下一条指令执行完毕为止。792、8086/8088微处理器4工作模式和总线时序----最大工作模式802、8086/8088微处理器4工作模式和总线时序----最大工作模式最大模式下的总线读周期81最大模式下的总线写周期2、8086/8088微处理器4工作模式和总线时序----最大工作模式822、8086/8088微处理器4工作模式和总线时序----最大工作模式从总线周期来看，最大模式下的总线读写周期与最小模式并无不同。只是最大模式时，要增设一个总线控制器8288芯片。根据CPU的、、状态信号重构总线控制信号。此外，将对存储器操作和I/O端口的操作信号重构为两组信号，以及提前一个时钟周期的存储器写信号和提前一个时钟周期的I/O端口写信号。832、8086/8088微处理器4工作模式和总线时序----8087协处理器

通用处理器（如8086/8088）只有简单的加、减、乘、除等算术运算指令，而没有如开方、正弦、余弦、对数等运算指令，代之要用程序实现。因此，速度慢、精度低。即使对整形数据，在有的时候，通用处理器的精度也不高（只有16位）。协处理器8087是提供高精度计算的处理器。用来弥补通用处理器（如8086/8088）这方面的不足的一种数字处理器。在系统中，8087执行复杂数学函数的协处理器，主处理器（8086/8088）执行其它任务。8087能将主处理器浮点运算速度和精度性能提高50~100倍

842、8086/8088微处理器4工作模式和总线时序----8087协处理器8087增加了68条浮点指令和8个80位的浮点寄存器。符合IEEE微处理器浮点标准。8个80位长的数据寄存器，称为ST寄存器16位的状态寄存器16位的控制寄存器16位的特征寄存器852、8086/8088微处理器4工作模式和总线时序----8087协处理器862、8086/8088微处理器4工作模式和总线时序----8087协处理器Escape指令

8087执行的所有指令称为ESCAPE指令，指令的最高5位都相同，为11011。

8087的协处理器是通过监视局部总线实现与主处理器的协调工作。协处理器监控主处理器的程序执行过程，通过监控总线状态周期S2~S0，与主处理器同时读取指令。而指令执行过程，通过监控队列状态线QS0和QS1。检测Escape指令的出现，872、8086/8088微处理器4工作模式和总线时序----8087协处理器主处理器对ESCAPE指令的响应当8086遇到ESCAPE指令时，执行两种工作之一1.不做任何事（操作在8087内部进行）2.计算有效地址，并从该地址读一个字（所有LOADS和STORES指令要求）。8086忽略读取的字，因此称为虚读周期。随后，8086立即执行下一条WAIT指令。ESCAPE指令不修改主处理器中任何寄存器的内容，除了IP（指令计数器）外。若没有协处理器，或协处理器忽略ESCAPE指令，则主处理器将ESCAPE指令视同NOP指令。除了计算有效地址和读一个存储字外，主处理器不做任何假设协处理器要做的事。882、8086/8088微处理器4工作模式和总线时序----8087协处理器协处理器对ESCAPE指令的响应

当8087遇到ESCAPE指令时，执行三类基本操作：LOAD（存储器读），STORE（存储器写）和EXECUTE（执行8087内部一数学函数）。当主处理器执行一存储器读指令，以引起8087的读操作时，主机总是读8087存储器操作数的低位字