《Xilinx FPGA设计基础》课件第5章

第5章FPGA的配置和电源设计5.1FPGA的配置

5.2FPGA的电源设计

5.1FPGA的配置

5.1.1FPGA的配置引脚

FPGA的配置引脚可分为两类：专用配置引脚和非专用配置引脚。

专用配置引脚只有在配置时起作用，包括配置模式引脚M2、M1、M0；配置时钟引脚CCLK；配置逻辑异步复位引脚PROG；启动控制引脚DONE以及边界扫描引脚TDI、TDO、TMS、TCK。

非专用配置引脚在配置完成后则可以作为普通的I/O引脚使用，包括Din、D0～D7、CS、WRITE、BUSY、INIT。

在不同的配置模式下，配置时钟引脚信号CCLK可由FPGA内部产生，也可以由外部控制电路提供。5.1.2FPGA的配置模式

通常，FPGA有四种配置模式：从串模式(Slave-Serial)、主串模式(Master-Serial)、从并模式(Slave-Parallel/Select-Map)以及边界扫描模式(Boundary-Scan)。具体的配置模式由模式选择引脚M2、M1、M0决定。表5.1为不同的配置模式所对应的M2、M1、M0，配置时钟的方向以及相应的数据位宽。表5.1FPGA的四种配置模式5.1.3FPGA的配置流程

FPGA的配置流程如图5.1所示。图5.1FPGA的配置流程图

1．初始化

系统上电后，如果FPGA满足以下条件：内核电压Vccint大于1 V、辅助电压Vccaux大于2 V、(流程图中是Bank2)的I/O输出驱动电压Vcco_4大于1 V，FPGA便会自动进行初始化。初始化过程完成后，DONE信号将会变低。

在系统上电的情况下，通过设置PROG引脚为低电平，可以对FPGA进行重新配置。

2．清空配置存储器

初始化过程结束后，INIT信号会被置为低电平，同时开始清空配置存储器。清空配置存储器后，INIT信号将重新被置为高电平。用户可以通过将PROG或INIT信号(INIT为双向信号)置为低电平，达到延长清空配置存储器时间、确保存储器被清空的目的。

3．加载配置数据

清空配置存储器之后，FPGA对配置模式引脚M2、M1、M0进行采样，以确定使用何种方式来加载配置数据，然后完成配置数据的加载过程。

4．CRC校验

FPGA在加载配置数据的同时，会根据一定的算法产生一个CRC值，这个值将会和配置文件中内置的CRC值进行比较，如果两者不一致，则说明加载发生错误，INIT引脚将会被置为低电平，加载过程被中断。此时若要进行重新配置，只需将PROG置为低电平即可。

5．Start-Up(启动)

Start-Up阶段是FPGA由配置状态过渡到用户状态的过程。在Start-Up完成后，FPGA便可实现用户编程的功能。

在Start-Up阶段，FPGA会进行以下操作：

●将DONE信号置高电平，若DONE信号没有置高，则说明数据加载过程失败；● 在配置过程中，器件的所有I/O引脚均为三态，此时，全局三态信号GTS置低电平，这些I/O脚将会从三态切换到用户设置的状态；

● 全局复位信号GSR置低电平，所有触发器进入工作状态；

● 全局写允许信号GWE置低电平，所有内部RAM有效；

● 整个过程共用8个时钟周期C0～C7。

在默认的情况下，这些操作都和配置时钟CCLK同步。在DONE信号置高之前，GTS、GSR、GWE都保持高电平。5.1.4FPGA的配置电路

以Spartan3E/3A系列FPGA为例，给出5.1.2节所述的四种配置模式分别对应的配置电路图，如图5.2～图5.5所示。图5.2从串模式的配置电路图图5.3主串模式的配置电路图图5.4从并模式的配置电路图图5.5边界扫描模式的配置电路图

5.2FPGA的电源设计

5.2.1FPGA的电源指标

1．电压容限

1)内核电压Vccint

1.0V+/-5%(Virtex-5)；

1.2V+/-5%(Virtex-4，Spartan-3/3E/3A/3AN)；

1.5V+/-5%(Virtex-2，Virtex-2Pro)。

2)辅助电压Vccaux

2.5V(Virtex-4/5，Spartan-3/3E)；

2.5V或3.3V(Virtex-2，Virtex-2Pro，Spartan-3A/3AN)；

 为JTAG和时钟电路供电。

3)接口I/O电压Vcco

1.2～3.3V；

 每个I/OBank可独立选择不同大小的Vcco。

4)参考电压Vref

0.9～3.3V；

 仅用于某些I/O接口标准。

5)高速SERDES和PLL所需的模拟电压

1.0V和1.2V(Virtex-5)；

1.2V和2.5V(Virtex-4)；

 即使未使用高速SERDES，也需要与其电源引脚相连。

2．电压上升时间

为了保证FPGA正常启动，核心电压(Vccint)的上升时间Tr必须在特定的范围内，Xilinx定义了最小和最大上升时间，如表5.2所示。此外，电压上升必须单调，不允许有波动。某些DC/DC变换芯片，比如TI的TPS5461X系列可以外部调节电压上升时间，给设计带来了方便。表5.2电压上升时间

3．供电顺序

根据Xilinx的文档，对于Virtex-4/5、Virtex-2、Virtex-2Pro和Spartan-3/3E/3A/3AN系列FPGA没有电压的供电顺序要求，推荐所有的供电电压同时上电，否则，可能产生较大的启动电流。对于Spartan-IIE系列，推荐核心电压和I/O电压同时供给。对于SpartanII系列上电顺序可以任意。

设计经验表明，大部分情况下对于Xilinx的FPGA来说，核心电压先于I/O电压供给是个比较好的做法。5.2.2FPGA的功耗估计

FPGA的功耗由两部分组成：静态功耗和动态功耗。

FPGA的功耗大小一般取决于以下因素：内部资源的使用率，工作时钟频率，输出变化率，布线密度，I/O电压等。不同的应用，电源实际功耗相差非常大。

Xilinx提供了估计电源功耗的软件XpowerAnalyzer(嵌在ISE内)，可以比较准确地估计各系列FPGA的功耗，是一个很好的工具。利用此工具我们得到了比较准确的、布局布线后的功耗结果，如图5.6所示。图5.6XpowerAnalyzer的功耗分析结果5.2.3FPGA的电源解决方案

根据采用FPGA系列的不同，核心电压和I/O电压可能是3.3V、2.5V、1.8V和1.5V。

总的来说，目前有三种常用的FPGA电源解决方案，分别是线性稳压器电源(LDO)、开关稳压器电源(DC/DC调整器和DC/DC控制器，两者的差别主要是内部是否集成FETs)模块。在选择方案时，需要综合考虑系统要求、成本、效率、市场要求以及设计灵活性和封装等众多因素。

1．LDO线性稳压器电源

LDO线性稳压器只适用于降压变换，具体效果与输入/输出电压比有关。从基本原理来说，LDO根据负载电阻的变化情况来调节自身的内电阻，从而保证稳压输出端的电压不变，其变换效率可以简单地看做输出与输入电压之比。

LDO的优点：

非常简易，只有极少的几个引脚和非常少的外围电路(外接输入/输出电容即可)，如图5.7所示；

价格低廉；

芯片很小，所占面积仅为几个mm2；

由于采用线性调节原理，LDO本质上没有输出纹波。图5.7LDO

LDO的缺点：

功率转换效率低：功率损耗=(Vin-Vout)*I；

损耗功率以发热方式释放，随着输入和输出电压差别增大或者输出电流增大，LDO的发热也会按比例增大，因此对散热控制方面要求很高；

由于发热严重，在1.0～1.5V低电压输出时，很难输出1A以上的电流；

有限的涌动电流控制。如今很多厂商都有适合FPGA应用的低电压、大电流LDO芯片，比如TI的TPS755XX和TPS756XX系列为5A电流输出，TPS759XX系列为7.5A电流输出；Linear的LT1585/A系列为5A输出,LT1581系列为10A输出；National的LMS1585A系列也为5A输出，并与Linear的LT1585/A系列可以相互替换。

2．开关稳压器电源

1) DC/DC调整器电源

DC/DC调整器利用了磁场储能，无论升压、降压还是两者同时进行，都可以实现相当高的变换效率。与线性稳压(LDO)相比，尽管它要求更大的电路板面积，但对于FPGA这种需要大电流的应用来说却十分理想。由于变换效率高，因此发热很小，这也使得散热处理得以简化。特别是，与LDO器件相比，它常常不需要附加一个成本较高、面积较大的散热器。考虑到DC/DC调整器集成有FETs，使用时只需外接一个电感和必不可少的输入、输出电容，故可以使整个解决方案的空间利用率大大提高。由于是开关稳压器电源，与线性稳压器电源(LDO)相比，DC/DC调整器输出纹波电压较大、瞬时恢复时间较慢、容易产生电磁干扰(EMI)。要取得低纹波、低EMI、低噪声的电源，关键在于电路设计，尤其是输入与输出电容、输出电感的选择和布局，都有相当的讲究。目前不少IC厂家都有适合FPGA应用的大电流DC/DC调整器芯片，最大输出电流达到了9A，比如Elantec的EL7556BC为6A输出，EL7558BC为8A输出；TI的TPS5461X系列为6A输出，TPS54873为9A输出。图5.8以TI的TPS54610为例，给出使用DC/DC调整器电源的FPGA电源解决方案。图5.8使用DC/DC调整器电源的FPGA电源解决方案

2) DC/DC控制器电源

DC/DC控制器电源和DC/DC调整器电源的差别主要是没有内置的FETs，因此，它能够保证设计有很大的灵活性，设计者可以选用有特定导通电阻的外接FET晶体管，并根据应用的需要调整电流限。这在需要十几甚至几十安培电流的特大规模FPGA开发系统中非常有用。与DC/DC调整器相比，采用这种方案设计，既要选择适当的输入与输出电容、输出电感，又要选择符合要求的FET，增加了设计难度和总成本。此外，由于FET外置，占用空间也相对较大。目前DC/DC控制器芯片市场上非常多，比如TI，Linear,Maxim，National等公司都有相应的产品，规格也相当齐全，仅Maxim一家就有数十种此类产品，设计者可以根据自己的需求选择合适的芯片。图5.9以TI的TPS64200为例，描述了DC/DC控制器电源设计的典型电路。图5.9DC/DC控制器电源设计的典型电路