《电子电路分析与实践》课件学习情境三

学习情境三音量控制与显示电路的制作与测试任务一LED电平显示器的制作与测试任务二数码管电平显示器的仿真测试任务三衰减式音量控制器的仿真测试任务四反馈式音量控制器的制作与测试项目实施音量控制与显示电路的制作与测试任务一LED电平显示器的制作与测试

技能训练电压比较器的制作与测试

一、实训目的

(1)掌握迟滞电压比较器的电路构成及特点。

(2)学会测试比较器的方法。二、实训仪器与材料

万用表:DT9205A

信号发生器:SPF20A

示波器:UR2102CE

正负可调直流稳压电源:HG63303

焊接工具:常规

电阻:1kΩ、3.3kΩ、330Ω

稳压二极管:1N4740

集成运放:CF741

万能板:5cm×5cm三、实训内容与步骤

(1)检测实训所用元器件。

(2)按图3.1.1在万能板上焊接电路。

(3)检查电路无误后,接入正负电源(±15V),并测试运放引脚的直流电压。

(4)测试电路。图3.1.1电压比较器电路四、分析与思考

(1)说明此实训中的集成运放所组成的电路是否有反馈。如有,是什么反馈？

(2)输入电压和参考电压的大小对输出电压有怎样的影响？知识链接电压比较器

一、单限电压比较器

图3.1.2(a)、(c)所示为单限电压比较器电路。集成运放工作在开环状态,并工作在非线性区。在图3.1.2(a)中,当ui>UREF时,uo=－Uom；当ui<UREF时,uo=+Uom；当ui=

UREF时,输出电压发生翻转(称此时的输入电压为门限电压或阈值电压,用UTH表示)。图3.1.2(b)为它的传输特性。

在图3.1.2(c)中,当ui>UREF时,uo=+Uom；当ui<UREF时,uo=－Uom；当ui=UREF时输出电压发生翻转。图3.1.2(d)为它的传输特性。图3.1.2单限电压比较器电路及传输特性当UREF=0时,即输入电压和零电平比较,此种电压比较器称为过零电压比较器。有时为了将输出电压限制在某一特定值,在比较器的输出端与“地”之间跨接一个双向稳压二极管(称为限幅稳压管),如图3.1.3(a)所示。图中R为限流电阻。如忽略稳压管的正向导通压降,当|+UCC|=|－UEE|>UZ,

ui>UR时,uo=－UZ；ui<UR时,uo=+UZ(UZ为稳压管的稳定电压值)。当输入为正弦波时,输出为矩形波,如图3.1.3(b)所示。图3.1.3带稳压二极管的单限电压比较器及工作波形二、迟滞电压比较器

在前述的单限电压比较器电路中,如果输入信号的值恰好在转换电压附近,则会由于一些干扰使输出电压不断地跳变,产生误动作,迟滞电压比较器能够克服这个缺陷。图3.1.1所示电路为迟滞电压比较器。图中,输入电压从反向端输入,由于输出端接入了限幅稳压管,所以输出值为±UZ。从输出端通过电阻R3连接到同相输入端,实现正反馈。这时,运放同相输入端的转折电压值有两个,分别用UTH1和UTH2表示。根据叠加定理可得,当输出电压为+UZ时,

当输出电压为－UZ时,设某一瞬时uo=+UZ,这时只要ui<UTH1,uo便维持+UZ不变。当输入电压ui增大到UTH1时,输出电压uo发生翻转,转变为－UZ；此后只要ui>UTH2,输出便保持在－UZ值。当输入电压ui减少到UTH2时,输出电压uo再次发生翻转,转变为+UZ；此后只要ui<UTHZ,输出便又维持在+UZ。迟滞电压比较器的传输特性如图3.1.4所示。UTH1称为上门限电压,UTH2称为下门限电压,两者之差称为回差电压,用ΔUTH表示:图3.1.4迟滞电压比较器的传输特性任务实施LED电平显示器的制作与测试

一、实训目的

(1)掌握单限电压比较器的结构及特点。

(2)学会使用电压比较器。

(3)进一步熟练掌握集成运放的线性应用、非线性应用及其调试方法。二、实训仪器与材料

万用表:DT9205A

函数信号发生器:SPF20A

示波器:UR2102CE

焊接工具:常规

直流电源:HG63303

电阻:1kΩ、220Ω等

电容:0.1μF

万能板:7cm×9cm

电位器:220kΩ

拨动开关:常规

发光二极管:常规

驻极体话筒:常规

集成运放:LM324三、实训内容与步骤

(1)检测实训所用元器件。

(2)按图3.1.5在万能板上焊接电路。

(3)电路测试:

①检查电路无误后接通电源,将电源电压调到8V左右,测试各集成运放的4脚和11脚电压是否合适。如不符合要求,重新检测电路。

②将电源调到8V左右,将拨动开关S拨到“1”位置,将音频信号送入话筒,调节电位器RP使发光二极管全部发光。图3.1.5LED电平显示器电路

③将音乐信号送入话筒,观察及记录发光二极管的变化,同时将示波器接入A2～A8任一输出端,观察并记录其波形。

④将拨动开关S拨到“2”位置,用函数信号发生器调节出合适的正弦波,记录输入信号幅值与频率,将其送入到外接输入端,用示波器测试集成运放A8的反相输入端波形和输出端波形,读出其幅值,并记录；同时测试运放A8同相输入端的电压,并记录。调节电压和频率的大小,观察发光二极管的变化。四、分析与思考

(1)在本项目制作与测试电路中,集成运放A1与其他运放的外电路元件有什么不同？它们的功能又有什么不同？

(2)输入正弦波后,通过示波器观察到A8的输出波形还是正弦波吗？为什么？

五、实训评价

按附录一中的“电路制作实训评分表”操作执行。知识拓展非正弦信号发生器

一、矩形波发生器

不需要外加输入信号就能输出波形电压的电路称为信号发生器。用集成运放构成的矩形波发生器电路如图3.1.6(a)所示。从图中可以看出,它是在迟滞电压比较器的基础上,增加了一个由Rf和C构成的负反馈电路,集成运放作迟滞电压比较器用。电路没有外加输入电压,其参考电压加在同相输入端,为R2上的反馈电压UR,它是输出电压uo(uo被稳压管VDZ限幅,只可能是±UZ)的一部分,即

加在反相输入端和UR进行比较的信号为电容C上的电压uC。

刚接通电源时,假设uo=+UZ,此时UR=+R2/(R1+R2)UZ,uC<UR,uo经Rf向电容C充电,电容上的电压uC按指数规律增加;当uC增加到uC=UR时,uo跳变到－UZ,于是UR=

－R2/(R1+R2)UZ,这时uC>UR,电容C开始通过Rf放电；而后又反向充电,当充电到uC=－UR时,uo又跳变到+UZ,如此周而复始,在输出端就得到了矩形波,如图3.1.6(b)所示。图3.1.6矩形波发生器电路及其波形以上分析的电路输出端得到的波形为高、低电平所占时间相等的波形,称为方波。而要得到高、低电平所占时间不相等的矩形波,只要适当改变电容正、反向充电时间常数即可。如图3.1.7所示为一矩形波发生器电路,该电路中,由于二极管的单向导电性,使电容的充电电阻和放电电阻分别为R5+R4和R6+R4,只要选择R6≠R5,使电容充放电时间常数不相等,即可得到矩形波输出。图3.1.7矩形波发生器电路二、三角波发生器

应用集成运放还可构成三角波发生器,如图3.1.8(a)所示,该电路由迟滞比较器(A1)和反相积分器(A2)组成。

集成运放A1的反相输入端电压U1－=0,其同相输入端电压由叠加定理可得设t=0时,uo1=+UZ,uC=0,uo=0,则+UZ通过R2向电容C开始充电,输出电压uo开始减小,U1+也开始减小。当U1+=U1－=0时,得则uo=－(R3/R4)UZ。此时,uo1发生跳变,uo1=－UZ,U1+也跳变为负值,这时uo<0,电容C通过R2放电,使uo随时间线性增加,U1+也随之增加。当U1+=U1－=0时,输出电压uo增加到(R3/R4)UZ,uo1再次发生跳变,uo1=+UZ,U1+也跳变为正值。如此周期性地变化,A1输出的是方波电压uo1,A2输出的是三角波电压uo,其波形如图3.1.8(b)所示,图中Um=(R3/R4)UZ。图3.1.8三角波发生器电路及其工作波形三、锯齿波发生器

锯齿波发生器电路与三角波发生器电路基本相同,只是把积分电路反相输入端的电阻分为两路,使积分器的正向积分和反向积分的速率不相同,从而形成锯齿波。如图3.1.9所示,图(a)中RP为可调电位器,VD1、RP1、C组成充电回路,VD2、RP2、C组成放电回路。调节RP使RP1＞RP2,则负向积分时间小于正向积分时间,相对应的输出电压uo线性上升段比下降段长,其波形如图3.1.9(b)所示。A1输出的是矩形波电压uo1,A2输出的是锯齿波电压uo。图3.1.9锯齿波发生器电路及其工作波形

小结

电压比较器是集成运放工作在非线性区的典型应用,输出只有高电平和低电平两种状态,在门限电压处翻转。单限电压比较器中运放通常工作在开环状态,只有一个门限电压。加有正反馈的比较器称为迟滞比较器,又称为施密特触发器,它有上、下两个门限电压,两者之差称为回差电压。电压比较器可用来对两个输入电压进行比较,并根据比较结果输出高电平或低电平,它广泛应用于信号产生、信号处理和检测电路中。

没有外加输入信号就能产生输出信号的电路称为信号发生器。非正弦波产生电路通常由比较器、积分电路和反馈电路等组成,其状态的翻转依靠电路中定时电容能量的变化而进行。任务二数码管电平显示器的仿真测试

技能训练1编码器的逻辑功能测试

一、实训目的

(1)学会查找编码器资料及逻辑功能测试方法。

(2)掌握编码器的逻辑功能及其应用。

(3)掌握编码器引脚图、功能表的识读方法。二、实训设备及材料

实训应用PROTEUS软件仿真,具体应用到的虚拟仪器及元件库元件名称如下:

逻辑电平测试仪:LOGICANALYSER

电源端子:POWER

地端子:TERMINALSGROUND

编码器:74LS148

双向开关:SWSPTD

反相器:74LS04

灯:TRAFFICLIGHTS三、实训内容与步骤

(1)双击桌面上的图标,进入ProteusISIS集成环境。

(2)按图3.2.1在PROTEUS仿真软件里绘制电路图,检查电路无误后进行虚拟仿真测试。

(3)功能测试:

当EI=“1”时,74LS148为_____状态,此时输出状态与输入信号___(有关/无关)；

当EI=“0”时,

①74LS148所有数值输入端子无信号输入时(开关接电源),输出______；

②74LS148所有数值输入端输入低电平0时(开关接地),输出_____；

③输出信号(

)取决于数值输入端信号。请根据三盏灯亮灭情况填写表3.2.1(灯亮为1,灯灭为0)。图3.2.174LS148逻辑功能测试图四、分析与思考

(1)实训电路中EI接高电平时,输出结果会怎样？输出状态与输入信号的关系如何？

(2)实训电路中,有两个以上输入开关为低电平时,输出结果(编码)如何确定？

(3)8个输入信号与输出有怎样的联系?编码方案有什么规律？知识链接编码与编码器

一、编码

1.自然二进制编码

这种编码是按计数的自然顺序进行计数所得的二进制码。n位自然二进制码各位的权值分别为2n－1,2n－2,…,21,20。每个码组代表一个信息,一共可以表达2n个信息。

2.二-十进制编码

用4位二进制代码来表示1位十进制称为二-十进制编码,简称BCD码。从4位二进制码的16种不同的组合中,任意选择其中10种不同组合均可以代表十进制数0～9这10个数码,其余6种组合为无效。这样,可得到多种不同的编码方案。最常用的是用0000～1001依次表示十进制的0～9这10个数码,称为8421码。

除8421码外,还有2421码、5421码、格雷码等,见表3.2.2所示。二、二进制编码器

1.二进制编码器原理

1位二进制代码称为一个码元,它有0、1两种状态。n个码元可以有2n种不同的组合状态,每种组合状态称为一个码字。用不同码字表示各种各样的信息,就是二进制编码。用n位二进制代码对2n个信号进行编码的电路称为二进制编码器。二进制编码器的一个输入代表一个被编信息,全部输出端用来表示与这个被编信息相对应的二进制代码。

图3.2.2所示为3位二进制编码器集成芯片的示意图。8个输入端I0～I7分别代表需要编码的输入信号,3个输出端Y0～Y2组成3位二进制代码。根据编码器的输入、输出端数目,这种编码器又称为8线－3线编码器。图3.2.3所示是其外引脚图。图3.2.2二进制编码器示意图图3.2.374LS148外引线图

8线-3线编码器的真值表可通过集成芯片的内部逻辑结构分析得出,如表3.2.3所示。可见,编码器在任何时刻只能对一个输入信号进行编码,同一时刻编码器的输入端不允许有两个或两个以上的输入信号同时请求编码,否则编码输出将混乱。因此,这种编码器的输入信号是相互排斥的。

2.二进制优先编码器

优先编码器就是为解决编码器输入信号之间的排斥问题而设计的。在优先编码器电路中,允许同时输入两个以上编码信号。不过在设计优先编码器时,已经将所有的输入信号按优先顺序进行排队。在同时存在两个或两个以上输入信号时,优先编码器只按优先级高的输入信号编码,优先级低的信号则不起作用。优先级别根据实际需要确定。在上述技能训练电路中的74LS148就是常用的优先编码器集成器件,它的优先级别已在设计该芯片时就确定。其逻辑功能表如表3.2.4所示,表中的“×”表示任意值。

【例3.2.1】

试用两片74LS148优先编码器扩展成16线-4线优先编码器。

解由于每片74LS148有8个信号输入端,两片正好是16个输入端,因此待编码的信号输入端无需扩展。每片代码输出有3位,把两块芯片的、、分别加到3个与非门上可以构成编码输出的Y2、Y1、Y0位原码输出。这样仍需要扩展一位代码输出端,利用片2的EO反相后可直接作编码输出的第4位Y3,因为只要～有编码信号输入,EO=0,使Y3即为1,反之Y3为0。逻辑图如图3.2.4所示(图中74LS148用的是非国标符号,因为用它作图简明方便,在应用逻辑图中仍广泛使用)。图3.2.4例3.2.1的逻辑图

3.二-十进制编码器

能实现将每1位十进制数转换为4位二进制数来表示(亦称BCD码)的电路称为二-十进制编码器。BCD编码最常用的是8421BCD码,其典型芯片是74LS147,它是一个二-十进制优先编码器,其外引脚图如图3.2.5所示。～是9个编码信号输入端,～是4位编码输出端。其逻辑功能如表3.2.5所示。图3.2.5二-十进制优先编码器74LS147

4.编码器的应用

图3.2.6所示为利用74LS148编码器监视8个化学罐液面的报警编码电路。8个化学罐中任何一个的液面超过预定高度时,其液面检测传感器便输出一个0电平到编码器的输入端。编码器输出3位二进制代码到微控制器。此时,微控制器仅需要3根输入线就可以监视8个独立的被测点。图3.2.674LS148微控制器报警编码电路技能训练2译码器的逻辑功能测试

一、实训目的

(1)熟悉数码管、译码器的外形结构和特点。

(2)掌握利用万用表检测数码管的方法。

(3)掌握译码器的逻辑功能测试方法。

二、实训仪器与材料

万用表:MY61

稳压电源:HG63303

焊接工具:常规

显示译码器:74LS48

共阴数码管:常规

拨码开关:常规

万能板:5cm×7cm三、实训内容与步骤

(1)检测实训所用元器件。

(2)用万用表检测LED数码管,判断出数码管的结构类型、引脚排列。

(3)按图3.2.7在万能板上焊接电路。

(4)检查焊接无误后接通电源(+5V),拨动拨码开关至表3.2.6所示状态,观察并记录数码管的显示状态,将相应的输出数据记录到表3.2.6中。图3.2.774LS48逻辑功能测试图四、分析与思考

(1)数码管各段的发光特性与二极管有何共同点？

(2)74LS48译码器的输出信号与输入信号之间有什么关系？输出高电平有效还是低电平有效？

(3)当输入的二进制代码只有3位时,74LS48剩下的一个输入端应如何处理？知识链接数码显示及显示译码器

一、LED数码管

1.LED数码管的结构

LED数码管也称半导体数码管,其内部由七个条形发光二极管和一个小圆点发光二极管组成,根据各段的亮暗组合成字符,可显示0～9这10个数字。LED数码管根据内部发光二极管的接线形式可分为共阴极和共阳极两种,图3.2.8(a)、(b)分别为共阴管和共阳管的电路及引脚功能图。其中“＋”、“－”分别表示公共阳极和公共阴极,a～g是7个笔段电极,h为小数点。LED数码管型号较多,规格尺寸也各异,显示的颜色有红、绿、橙等。图3.2.8LED数码管

2.LED数码管的检测方法

将数字万用表置于二极管挡时,其开路电压为＋2.8V。用此挡测量LED数码管各引脚之间是否导通,可以识别该数码管是共阴极型还是共阳极型,并可判别各引脚所对应的笔段有无损坏。

1)检测已知引脚排列的LED数码管,判断其好坏

将数字万用表挡位置于二极管挡,红表笔或黑表笔与数码管的M点(LED的公共端)相接,然后用黑表笔或红表笔依次去触碰数码管的其他引脚,对应引脚的笔段应发光。若触到某个引脚时,所对应的笔段不发光,则说明该笔段已经损坏。

2)检测引脚排列不明的LED数码管

将数字万用表置于二极管挡,红或黑表笔碰触数码管的任意两脚,若二极管蜂鸣器发声,则说明两表笔所接的是公共极。此时将红表笔接公共极,用黑表笔去碰触其他引脚,观察各段发光情况,若各段均发光,则说明红表笔所接的引脚是公共阳极,数码管为共阳极数码管；否则,对换红、黑表笔再次测量,判断出该数码管为共阴极数码管。判别数码管的结构类型检测接线如图3.2.9所示。图3.2.9数码管结构类型检测示意图二、液晶显示器

在微型计算器、电子手表等小型电子器件的数字显示部分,普遍采用的是液晶分段式数码显示器。液晶显示器的结构示意图如图3.2.10所示。图3.2.10液晶显示器结构示意图三、显示译码器

1.译码与译码器

译码是编码的逆过程,在编码时,每一种二进制代码都表示了一个确定的信号或者对象。把代码“翻译”成原来的信号或者对象的过程叫做译码。它的作用是使输出通道中相应的一路有信号输出。

译码器不仅用于代码的转换、终端的数字显示,还用于数据分配、存贮器寻址和组合控制信号等,在数字系统、数字通信设备中获得广泛应用。常用的译码器有二进制译码器、二-十进制译码器和显示译码器。

1)二进制译码器

二进制译码器是把二进制代码的所有组合状态都翻译出来的电路。若输入信号有n位,则有2n个不同的组合状态,就有2n个输出信号。下面以74LS138为例讨论二进制译码器。图3.2.11为其引脚排列,其中,A2、A1、A0为3个地址输入端,

为8个译码输出端,故又称为3线-8线译码器。

、

、为使能端。图3.2.113线-8线译码器74LS138引脚排列表3.2.7为74LS138功能表,当S1＝1,＝0时,器件进行译码,输出信号为低电平有效,地址码所指定的输出端的8线中始终只有1线为0,其他均为1。此芯片在单片机系统中极大限度地起到了扩展I/O引脚资源的作用,只要用单片机的3个输入引脚资源就能控制8个输出,而且程序的编制也容易实现。当S1＝0,为“×”时,或S1为“×”,

＝1时,译码器被禁止,不能译码,所有输出同时为1。“×”表示任意数。

2)二-十进制译码器

将二进制代码译成十进制数的逻辑电路称为二-十进制(BCD)译码器(如CT74LS42)。这种译码器的原理与3线-8线译码器类似,只不过它有4个输入端,10个输出端,可输出10个独立的高、低电平信号。4位输入代码共有16个组合状态,其中6个没有与其对应的输出端,这6个代码称为伪码。伪码输入时,10个输出端处于无效状态,若输出端是低电平有效,则此时6个伪码对应的输出均为高电平,如表3.2.8所示。技能训练2的图3.2.7中,七段字形数码管工作时必须采用4线-7线七段显示译码器进行译码驱动,其输入为4位二进制BCD码,输出为7根控制线。下面以74LS48为例介绍七段显示译码器。

74LS48是用于共阴极半导体数码的译码／驱动器,其外引线排列如图3.2.12所示,其功能见表3.2.9。图3.2.1274LS48译码／驱动器图3.2.13是8位数码管显示系统灭零控制的连接方法。图3.2.13有灭零控制的数码显示系统图

2.译码器的应用

译码器的应用范围很广,除能驱动显示器外,还能实现存储系统的地址译码和指令译码,实现逻辑函数,作多路分配器以及控制灯光等。下面介绍译码器的几种典型应用。

1)用作地址译码器

实现微机系统中存储或输入／输出接口芯片的地址译码是译码器的一个典型用途,图3.2.14所示是四输入变量译码器应用于半导体只读存储器地址译码的一个实例。

2)用译码器构成数据分配器或时钟分配器

数据分配器也称为多路分配器,它可以按地址的要求将1路输入数据分配到多输出通道中某一特定输出通道去。由于译码器可以兼作分配器使用,厂家并不单独生产分配器组件,而是将译码器改接成分配器。

图3.2.15为将带使能端的3线-8线译码器74LS138改作8路

数据分配器的应用电路。译码器的使能端作为分配器的数据输入端,译码器的输入端作为分配器的地址码输入端,译码器的输出端作为分配器的输出端。这样分配器就会根据所输入的地址码将输入数据分配到地址码所指定的输出通道。图3.2.1574LS138改作8路分配器

3)用译码器实现逻辑函数

由于译码器在选通时各输出函数为输入变量相应最小项之非,而任意逻辑函数总能表示成最小项之和的形式。因此,译码器加一个与非门便可实现逻辑函数。

【例3.2.2】

用译码器实现逻辑函数

。

解

(1)译码器的输出为输入变量相应最小项之非,故先将逻辑函数式F写成最小项之反的形式。由德·摩根定理得(2)F有3个变量,因而选用三变量译码器。

(3)将变量C、B、A分别接三变量译码器的C、B、A端,则上式变为图3.2.16是用三变量译码器74LS138实现上述函数的逻辑图。图3.2.1674LS138实现逻辑函数电路图知识拓展组合逻辑电路的识读、分析与设计方法

一、组合电路分析

1.组合电路分析的一般方法

根据给定的逻辑电路图确定其逻辑功能的过程,即求出描述该电路的逻辑功能的函数表达式或者真值表的过程,就是组合逻辑电路分析的一般方法。其基本分析步骤如下:

(1)根据给定电路图找出输出状态与输入变量各种变化组合之间的逻辑关系(函数表达式)。对于由逻辑门电路构成的比较简单的电路,一般是从输入端向输出端逐级写出各个逻辑门输出对其输入的逻辑表达式,从而写出整个逻辑电路的输出对逻辑变量的逻辑函数式。必要时可以进行化简,以求得最简输出逻辑函数式。对于比较复杂的电路或者无法得到逻辑图的电路,则可通过搭接实验电路直接测试输出与输入变量各种变化组合之间的电平变化关系。

(2)简化逻辑函数或者列真值表。将输入变量的状态以自然二进制数顺序的各种数值组合代入输出逻辑函数式,求出相应的输出状态并填入表格,即得真值表。

(3)根据最简逻辑函数或真值表,描述电路逻辑功能。

通常通过分析真值表的特点来说明电路的逻辑功能。

下面将对一些实际组合电路进行分析,进一步加深对分析方法的理解和运用。

2.分析实例

【例3.2.3】

试分析图3.2.17所示电路的逻辑功能。图3.2.17例3.2.3的逻辑图解

(1)根据逻辑图从输入到输出逐级写出各个逻辑门的输出为

最后得到输出端的逻辑表达式为

(2)将上步得到的逻辑表达式化简,可变换为(3)列出真值表如表3.2.10所示。

(4)确定电路的逻辑功能。从表3.2.10所示的真值表可以看出,三个变量输入,只有两个及两个以上变量取值为1时输出才为1。可见此电路可实现多数表决逻辑功能。

【例3.2.4】

分析图3.2.18所示电路的逻辑功能。

解

(1)写逻辑表达式并化简。

此电路有三个输出端,要分别写出逻辑表达式:(2)列真值表。图3.2.18电路真值表如表3.2.11所示。

(3)分析功能。从表3.2.11所示的真值表可以看出,三个输出端只有一个为1,而且Y1=1时,A<B；Y2=1时,A=B；Y3=1时,A>B。因此,该电路是一位数值比较器。二、组合逻辑电路的设计

组合逻辑电路是根据所提出的逻辑要求,选择合适的逻辑门电路并合理地组接,能完成满足逻辑要求功能的电路。

1.组合逻辑电路设计的一般方法

所谓逻辑设计,就是从给定的逻辑要求出发求出逻辑电路的过程。组合电路的一般设计过程可以粗略地归纳为几个基本步骤,如图3.2.19所示。图3.2.19组合逻辑电路设计步骤

2.组合逻辑电路设计实例

【例3.2.5】

某设备有A、B、C三个开关,要求在只有开关A接通的条件下,开关B才能接通；开关C仅在开关B接通的条件下才能接通。违反这一规程,则要发出报警信号。

设计一个能实现这一功能的报警控制电路。

解

(1)分析设计要求,确定逻辑变量。由题意可知,该报警电路的输入变量是3个开关A、B、C的状态。设开关接通用1表示,开关断开用0表示；再设该电路的输出报警信号为F,F为1表示报警,F为0表示不报警。

(2)列真值表。根据题目所表明的逻辑关系和上述假设,可列出如表3.2.12所示的真值表。

(3)画卡诺图并化简。根据真值表画的卡诺图如图3.2.20(a)所示。利用卡诺图对逻辑函数进行化简,得到最简逻辑表达式为

(4)画逻辑图。根据逻辑表达式画出逻辑图,就得到符合题目所要求的控制电路,如图3.2.20(b)所示。

【例3.2.6】

设计一个4位二进制数的加法器。

解

(1)分析要求。要设计4位二进制数加法器,我们首先来看1位二进制数如何相加。1位二进制数相加不仅要考虑本位的加数与被加数,还要考虑低位是否有进位,而输出则为本位结果及向高位的进位信号,这就是通常所说的全加器。由于1位全加器是构成多位加法器的基础,故举例介绍设计1位全加器。图3.2.20卡诺图和逻辑图

(2)列真值表。设1位全加器的加数、被加数还有低位的进位分别为A、B和CI,本位结果及向高位的进位分别为S和CO,可得如表3.2.13所示的真值表。

(3)写逻辑函数并化简。根据表3.2.13所示真值表,可列出下列逻辑函数:

(4)画逻辑图。由表达式画出逻辑图如图3.2.21所示,图(a)为一位全加器的逻辑图,图(b)为全加器逻辑符号。图3.2.21全加器以上的全加器只能实现1位二进制数的加法,要实现多位二进制数的加法,可用多个1位全加器级联而实现,即将低位片的进位输出信号接到高位片的进位输入端。如图3.2.22所示是一个4位二进制数的加法电路,这种电路仅在低位片完成加法运算,确定了进位信号之后,高位片才能进行加运算,因此运算速度较慢。实际应用中,通常选用4位超前进位加法器组件,其运算速度很快。图3.2.224位二进制数加法器电路任务实施数码管电平显示器的仿真测试

一、实训目的

(1)进一步掌握PROTEUS仿真软件的使用方法。

(2)掌握数码管电平显示器的原理及仿真测试方法。二、实训仪器与材料

实训应用计算机及PROTEUS软件仿真,具体应用到的虚拟仪器及元件名称如下:

虚拟信号发生器:GENERATORSSINE

电源端子:POWER

地端子:TERMINALSGROUND

点状/条状显示驱动器:LM3914

编码器:CD40147

与非门:CD4511

电阻:RES

数码管:7SEGCA

二极管:1N4147

电解电容:Capelec三、实训内容与步骤

(1)打开PROTEUS仿真软件,按图3.3.23在PROTEUS仿真界面中逐一找到相对应的虚拟元器件,设置元器件参数,并进行布局、连接电路图。

(2)在PROTEUS仿真软件里找到虚拟信号发生器,调整频率为1000Hz输出并连入电路中的拾音器端口位置,模拟声音信号输入。

(3)断掉LM3914和CD40147的连线,将CD40147的15、11、12、13、1、2、3、4、5、10脚分别接地,点击PROTEUS仿真软件的播放图标,观察并记录数码管显示数值。

(4)重新连接LM3914和CD40147的连线,双击信号发生器,调整多个频率输出,观察数码管显示数值怎样变化？图3.2.23数码管电平显示器电路图四、分析与思考

(1)LM3914的功能及应用？

(2)CD4069可用什么器件替换？

(3)数码管显示数值随什么变化？

五、实训评价

按附录一中的“电路仿真实训评分表”操作执行。小结

编码就是用二进制码来表示给定的数字、字符或信息；相反,把二进制代码翻译成原来信息的过程称为译码。常用的编码有二进制编码、二-十进制编码和字符编码,实现这些编码和译码的电路称为编码器和译码器,它们也有相应的二进制编/译码器、二-十进制编/译码器和字符编/译码器。

编码器通常有m个输入端和n个输出端,m与n之间满足m≤2n的关系。编码器的功能是从m个输入信号中选中一个并编成一组二进制代码并行输出。译码器有n个输入端和m个输出端。译码器的功能是将n位并行输入的二进制代码,根据译码要求,选择m个输出中的一个或几个输出译码信息。

编/译码器的功能表较全面地反映了编/译码器的功能。要正确使用编码器和译码器,必须通过功能表了解编/译码器的功能。编码器和译码器除了输入端和输出端外,还有其他一些控制端。理解这些控制端的作用,对正确使用编/译码器十分重要。利用这些控制端还可以实现编码器和编码器、译码器和译码器之间的级联,使编/译码器的位数得到扩展。显示器是用来显示图形、文字、符号的器件,常用的LED、LCD显示电路总是和译码器结合起来使用的,因此掌握译码器与显示器的正确连接非常重要。

组合逻辑电路的特点是:任何时刻输出信号仅仅取决于当时的输入信号的取值组合,而与电路原来所处的状态无关。符合这个特点的电路非常多,必须掌握组合逻辑电路的分析方法和设计方法,组合电路设计的四步法是一种应用最普遍的方法。任务三衰减式音量控制器的仿真测试

技能训练1四人智力竞赛抢答器的制作与测试

一、实训目的

(1)熟悉常用集成触发器的外形结构和特点。

(2)学会集成触发器的使用方法。

(3)学会抢答器的制作及测试方法。二、实训仪器与材料

万用表:MY61

稳压电源:HG63303

集成电路测试仪:YB3116A

与非门:74LS20

JK触发器:74LS76

发光二极管:常规

万能板:5cm×7cm

按键:常规

电阻:5.1kΩ、510Ω三、实训内容与步骤

(1)查集成器件手册,了解74LS76的功能,辨认74LS76的管脚排列,标出图中各集成电路输入、输出端的引脚编号。

(2)用集成电路测试仪或万用表检测集成器件,按图3.3.1连接电路,并认真检查电路是否正确,用万用表检查各IC的电源接线是否正确。

(3)检查电路无误后接通电源。

(4)电路功能测试:

①按下总清零开关SR后,所有指示灯灭,按其他任何开关观察灯是否亮。图3.3.1四人智力竞赛抢答器电路②松开SR,按下S1～S4中的任何一个开关(如S1),与之对应的指示灯(如LED1)应被点亮,此时再按其他开关,其余指示灯均不亮,指示灯仍“保持”第一个开关按下时所对应的状态不变。

③按总清零开关SR,所有指示灯应全部熄灭。

④重复第②和③步,依次检查各指示灯是否被点亮和熄灭。

(5)如按步骤(4)操作不能达到上述要求,则要设法查找并排除故障,直至排除全部故障为止。四、分析与思考

(1)按下SR后,再按其他开关会出现什么现象,为什么？与SR连接的引脚起什么作用？

(2)若改成六路抢答器,电路将做哪些改动？知识链接基本RS触发器

一、基本RS触发器

1.电路组成

基本RS触发器是构成其他各种触发器的基础,其组成如图3.3.2(a)所示。由图可知,基本RS触发器由两个与非门输入、输出端交叉耦合而成。基本RS触发器有两个输入端、

(“－”表示低电平有效),两个互补的输出端Q和,其中,称为置0端(复位端),称为置1端(置位端)。

基本RS触发器的逻辑符号如图3.3.2(b)所示。图3.3.2基本RS触发器逻辑图及其符号

2.逻辑功能

通常把触发器Q端的输出称为整个触发器的输出状态,这样触发器有0和1两个输出状态。在输入信号和的作用下,触发器输出端状态由1变为0或由0变为1时,称为“翻转”。设接收信号之前触发器的状态为Qn,称为“现态”；接收信号之后的状态用Qn+1表示,称为“次态”。下面讨论其逻辑功能。

当输入端=0、=1时,无论Qn是0态还是1态,其输出端Qn+1=1,

=0,称为触发器被“置1”。此时为有效电平,所以称为置1端或置位端。当输入端=1、=0时,无论Qn是0态还是1态,其输出端Qn+1=0,

,称为触发器被“置0”。此时为有效电平,所以称为置0端或复位端。

触发器被复位后,即Qn=0时,若输入端=1、=1,则Qn+1仍保持Qn的状态,即为低电平状态不变。触发器被置位后,即Qn=1时,若输入端=1、=1,则Qn+1仍保持为高电平状态不变,即触发器处于“保持”状态,该状态将一直保持到有新的置位或复位信号到来为止。

3.功能描述

触发器的功能可用特性表、特性方程、状态转换图及波形图来描述。

1)特性表

描述触发器次态Qn+1与输入信号、现态Qn之间关系的真值表称为特性表(或称功能表)。根据以上分析,可列出基本RS触发器的特性表如表3.3.1所示。

2)特性方程

描述触发器次态Qn+1与输入信号、现态Qn之间关系的逻辑表达式称为触发器的特性方程(或称特征方程)。根据其特性表可以写出描述基本RS触发器的特性方程为由特性方程可以看出,基本RS触发器的输出状态Qn+1不仅与当前的输入状态(、的状态)有关,而且还与其原来的输出状态Qn有关。这是触发器的一个重要特点。

3)状态转换图

状态转换图是以图形的方式描述触发器的状态变化对输入信号的要求的,如图3.3.3所示。图中两个圆圈分别代表触发器的两个状态,箭头表示在输入信号的作用下状态转移的方向,箭头旁标的、值表示触发器状态转换的条件,例如要求触发器从1态转换到0态时,输入信号应取=1、=0。图中“×”表示可为0也可为1。图3.3.3基本RS触发器的状态转换图

4)波形图

描述触发器的状态与输入信号关系的波形称为波形图,也称时序图,图3.3.4所示为基本RS触发器的波形图。图中,对应某一个时刻,时刻以前为Qn,时刻以后为Qn+1,波形图上只标Q和。设触发器的初始状态为0,根据给定的输入信号、及特性表的逻辑关系,可画出输出波形。如当

=1、=0时,输出端Q的状态为0；当=0、=0时,Q为不定状态。图3.3.4基本RS触发器的波形图二、触发器的触发方式

基本RS触发器的输出状态受输入信号(、)直接控制,这种触发器缺点是触发器状态的转换没有一个统一的节拍。而在实际使用中,往往要求触发器按一定的节拍、协调一致地动作,这个用来协调各器件之间动作的控制信号被称为时钟脉冲(ClockPulse),用CP表示。由CP信号决定输入信号何时对触发器起作用。对时钟CP的要求决定了触发器的触发方式。可分为电平触发方式和边沿触发方式。

1.电平触发方式

实现电平触发的逻辑电路如图3.3.5(a)所示,其中,与非门G1和G2组成了上述基本RS触发器,在此触发器的基础上增加了用来引入R、S及时钟脉冲CP的两个与非门。由逻辑电路图可知,当时钟脉冲CP=0时,无论R和S端的电平如何变化,G3和G4门的输出均为1,基本RS触发器输出保持原状态不变；只有当时钟脉冲CP=1时,触发器的输入信号S、R才起作用(置位或复位)。这种在时钟脉冲的高电平(也可以是低电平)期间触发的方式称为电平触发方式。以电平方式触发的触发器的特性方程与基本RS触发器相同,其特性表如表3.3.2所示,其功能也可用图3.3.5(b)所示的时序波表示。图3.3.5时钟控制RS触发器

2.边沿触发方式

应用电平触发方式的触发器,若在电平控制有效期间存在干扰信息,会影响到输出状态。为克服这个缺点,将电平期间有效改为在时钟脉冲的上升沿(或下降沿)到来时触发器才接收输入信号触发。这样仅当输入端的干扰信号恰好在控制脉冲翻转瞬间出现时才可能导致输出信号的偏差,而在该时刻(时钟沿)的前后,干扰信号对输出信号均无影响。这种在时钟脉冲信号的上升沿(或下降沿)触发的方式称为边沿触发方式,可分为上升沿触发和下降沿触发,分别用“↑”和“↓”表示,在其逻辑符号中,上升沿触发用“”表示,下降沿触发用“”表示,分别如图3.3.6(a)、(b)所示。图3.3.6脉冲触发沿及表示符号三、各种逻辑功能的触发器

除RS触发器外,在实际应用中根据逻辑功能的不同,还有D触发器、JK触发器、T触发器及T′触发器等多种类型。

1.D触发器

1)逻辑功能

在各种触发器中,D触发器是一种应用比较广泛的触发器,其触发方式有电平触发和边沿触发。图3.3.7(a)为高电平触发D触发器的逻辑符号,表3.3.3为D触发器的特性表。图3.3.7时钟状态控制D触发器

2)集成D触发器

74LS74为集成双D触发器,其外引脚及逻辑符号如图3.3.8所示。该芯片有两个独立的直接复位端(1、2

)和直接置位端(1、2),均为低电平有效；且有两个独立的时钟脉冲端(1CP、2CP),上升沿触发。即无论其输入端为何种状态,当=0时,其对应触发器的输出端Qn+1=0,当

=0时,其对应触发器的输出端Qn+1=1；当=

=1且CP的上升沿到来时,其输出端才满足Qn+1=D。图3.3.8集成双D触发器74LS74

2.JK触发器

1)逻辑功能

如图3.3.9(a)所示为上升沿触发的JK触发器的逻辑符号,其功能如表3.3.4所示。图3.3.9边沿控制的JK触发器

2)集成JK触发器

在上述技能训练1中应用的74LS76为集成双JK触发器,其外引脚及逻辑符号如图3.3.10所示。图3.3.10集成双JK触发器

3.T′触发器

T′触发器是一种翻转触发器,其输出状态在每个时钟控制沿到来时一定发生翻转。T′触发器的上升沿触发和下降沿触发的逻辑符号分别如图3.3.11(a)、(b)所示,上升沿触发的功能如表3.3.5所示。当时钟脉冲的上升沿到来时,触发器的输出状态发生翻转,即若触发器的现态Qn=1,则CP上升沿到来时,触发器的次态Qn+1=0；当下一个CP的上升沿到来时,触发器的下一个状态Qn+1=1。上升沿触发的波形图如图3.3.11(c)所示。下降沿触发的T′触发器是当下降沿到来时,触发器发生翻转。图3.3.11边沿控制的T′触发器T′触发器的特性方程为

4.T触发器

T触发器是一种可控翻转触发器,它有一个输入端T。在时钟脉冲CP的作用下,根据输入端T信号的不同,决定触发器是否翻转,其功能如表3.3.6所示。当T=1,CP触发沿到来时,触发器的状态将发生翻转；当T=0,CP触发沿到来时,触发器输出端的状态保持不变。上升沿触发的T触发器的逻辑符号及波形如图3.3.12所示。四、触发器间的相互转换

1.JK触发器分别转换为D、T、T′触发器

JK触发器是全功能电路,只要稍加改动就能替代D触发器及其他类型触发器。

1)构成D触发器

比较JK触发器与D触发器的特性方程、Qn+1=D可知,如果令J=D,

=D,则有可见,将JK触发器中的J端连到D,K端连到,就变成了与D触发器一样的功能。将JK触发器转换为D触发器的电路如图3.3.13(a)所示。

2)构成T触发器

比较JK触发器与T触发器的特性方程、

可知,如果令J=K=T,则有可见,将JK触发器中的J、K端都连到T,JK触发器就变成了T触发器。将JK触发器转换为T触发器的电路如图3.3.13(b)所示。

3)构成T′触发器

将JK触发器的J和K相连作为T′输入端并接高电平,便构成了T′触发器,如图3.3.13(c)所示。T′触发器实际上是T触发器输入T＝1时的一个特例。图3.3.13JK触发器分别转换为D、T、T′触发器电路图

2.D触发器分别转换为JK、T触发器

1)D触发器转换为JK触发器

比较D触发器特性方程与JK触发器的特性方程可知,只要能保证,则D触发器就变成了JK触发器,其电路如图3.3.14(a)所示。

2)D触发器转换为T触发器

比较D触发器特性方程与T触发器的特性方程可知,只要能保证D=

,则D触发器就变成了T触发器,如图3.3.14(b)所示。若令T=1,则D触发器就变成了T′触发器。同理,利用上述方法还可以实现其他触发器间的转换。图3.3.14D触发器转换为JK、T触发器电路图技能训练2计数及显示电路的制作与测试

一、实训目的

(1)熟悉计数器的逻辑功能。

(2)学会计数器的使用方法,掌握中规模集成计数器74LS161各管脚功能。

(3)熟悉计数器的一般应用。二、实训仪器与材料

数字电路测试仪:YB3116A

直流稳压电源:HG63303

万用表:DT9205A

逻辑笔:BK8610B

显示驱动器:74LS48

与非门:74LS00

计数器:74LS161

电阻:5kΩ

共阴数码管:常规

钮子开关:常规

万能板:9cm×7cm三、实训内容与步骤

(1)查集成电路手册,初步了解74LS161、74LS00的功能,确定其管脚排列和各管脚的功能。

(2)按图3.3.15在电路板上焊接好实训电路,并检查电路,确认无误后再接通电源。图3.3.15计数及显示电路图

(3)防抖开关功能测试。电路中防抖开关是由基本RS触发器及电阻R、钮子开关S组成的,该电路能在输入开关

的作用下产生一个理想的单脉冲信号,消除了机械式开关的抖动现象。

拨动开关S分别将74LS00的4、2管脚轮流接地,用逻辑笔或示波器测试74LS00的3脚,查看是否符合基本RS触发器的逻辑功能。

(4)计数器74LS161功能测试。

①异步置“0”功能。接好电源和地,将74LS161的１脚接地,无论其他各输入端的状态如何,用逻辑笔测试计数器的输出端Q3～Q0,如果操作无误均为0,数码管显示为0。②同步置数功能。将74LS161的１脚接高电平,74LS161的９脚接低电平,数据输入端(74LS161的3～6脚)D3～D0置0111,拨动开关S,测试输出端Q3～Q0的电平。如果操作无误,Q3～Q0的数据为0111,且数码管显示7,说明D3～D0的数据已预置到Q3～Q0端。

③计数和进位功能。将74LS161的1、9、7、10管脚均接高电平,拨动开关S,记录输出端状态。如果操作正确,每输入一个CP脉冲,计数器就进行一次加法计数。计数器输入16个脉冲时,输出端Q3～Q0变为0000,此时进位输出端C输出一个高电平脉冲。④保持功能。将74LS161的1、9脚接高电平,7、10脚中一个接低电平,其余输入端接任意电平,观察输出端的状态。如果操作无误,Q3～Q0保持不变。

⑤按图示电路利用开关分别将74LS00的4、2管脚轮流接地,当管脚2每接地一次,用逻辑笔测试74LS161的4个输出端Q3～Q0的电平,同时观察数码管显示的数字,并将结果填入表3.3.7中。四、分析与思考

(1)在实训中防抖开关为什么可以防抖动？

(2)在实训电路中,当计数时,计数器74LS161的9脚接高电平和接74LS00的8脚输出有何不同,为什么？

(3)对计数器74LS161输入一个脉冲,74LS161的输出就递增1,输入16个脉冲时,输出端Q3～Q0变为0000,此时进位输出端C输出一个高电平脉冲。这说明该计数器的计数进制是多少？知识链接计数器

一、计数器的基本原理及分类

1.计数器的基本计数原理

从技能训练2中可以看出,每输入一个脉冲,74LS161进行一次计数,这种具有对输入脉冲的个数进行计数功能的电路称为计数器。

计数器可由触发器及门电路设计而成。一个触发器能表示一位二进制数的两种状态,两个触发器能表示两位二进制数的4种状态,n个触发器能表示n位二进制数的2n种状态,即由n个触发器组成的计数器能计2n个数。图3.3.16(a)是由3个JK触发器构成的3位二进制计数器,其中T2为最高位,T0为最低位,计数输出用Q2Q1Q0表示,3个触发器的数据输入端(三个JK触发器的J、K端)恒为“1”,即JK触发器都接成了T′触发器,用计数脉冲CP的下降沿触发。

3位二进制计数器的工作原理如下:

设计数器初始状态为Q2Q1Q0=000,当第1个CP脉冲作用后,T0翻转,Q0由“0”变“1”,T1、T2不翻转,保持0状态不变,此时Q2Q1Q0的状态由000→001；第2个CP脉冲作用后,T0又翻转,Q0由“1”变“0”,由于Q0下降沿的作用,T1翻转,Q1由“0”变“1”,Q2Q1Q0的状态由001→010；依此类推,当连续输入CP脉冲时,计数器Q2Q1Q0的状态按000→001→010→011→100→101→110→111的规律变化。之后,再输入第8个CP脉冲时,Q0由“1”→“0”,其下降沿使Q1由“1”→“0”,Q1的下降沿使Q2由“1”→“0”,计数状态由111→000,完成一个计数周期。计数器的状态图和时序图分别如图3.3.16(b)、(c)所示。

修改二进制计数器反馈或数据输入,便可构成十进制或任意进制计数器。如技能训练2电路中在计数至Q3Q2Q1Q0=1001时,由于反馈的作用,在输入第10个CP脉冲后,使计数状态由1001→0000,即恢复到初始状态,则构成十进制计数器。同样,若在图3.3.16(a)所示的3位二进制计数器中增加反馈电路,使其输入第6个CP脉冲后,能使计数状态由101→000,即构成六进制计数器。图3.3.163位异步二进制计数器及状态图和时序图

2.计数器的分类

计数器种类很多,也有多种分类方法。

(1)按计数器中触发器是否按同一触发脉冲翻转可分为同步计数器和异步计数器。如果计数器中的全部触发器共用同一个时钟脉冲,而且这个脉冲是计数输入脉冲时,就是同步计数器。如果计数器中只有部分触发器的时钟脉冲是计数输入脉冲,另一部分触发器的时钟脉冲由其他触发器的输出信号提供时,就是异步计数器。

(2)按计数过程中计数的增减不同可将计数器分为加法计数器、减法计数器及加减可逆计数器。在输入脉冲的作用下其输出按递增规律计数的计数器称为加法计数器,进行递减计数的计数器称为减法计数器。如果在控制信号作用下,既可以进行加法计数又可以进行减法计数,则称为可逆计数器。

(3)按计数体制来分可将计数器分为二进制、十进制和任意进制(或N进制)计数器。各计数器按其各自计数进位规律进行计数,如果组成计数器的触发器的个数为n个,则二进制计数器的有效循环状态为2n个,十进制计数器的有效循环状态为10个,有效循环状态数即不是10也不是2n的,则为任意进制计数器。图3.3.16(a)所示计数器由3个触发器组成,计数有效循环状态为8个,各触发器的翻转不是受同一个CP脉冲控制,且计数按递增规律进行,因此该计数器是异步二进制加法计数器。

用触发器构成的计数器在数字系统中得到广泛的应用,因此制造商生产了各种不同功能的集成器件,设计人员可根据厂商提供的引脚图、功能表等了解其功能,以选择合适的器件。下面分别介绍几种常用集成计数器。二、二进制计数器

二进制计数器的有效循环状态为2n=N个,N称为计数器的模或计数容量。若n=1,2,3…,则N=2,4,8…,相应的计数器称为模2计数器、模4计数器和模8计数器等。

1.同步二进制计数器

在技能训练2中采用的74LS161是4位二进制同步集成计数器。图3.3.17(a)、(b)所示为74LS161引脚图和逻辑符号。图3.3.1774LS161引脚图和逻辑符号

74LS161功能表如表3.3.8所示。

2.异步二进制计数器

74LS93是异步4位二进制加法计数器,图3.3.18(a)和(b)分别为它的逻辑符号和逻辑图。图3.3.18集成4位二进制异步加法计数器74LS93三、十进制计数器

1.同步十进制计数器

74LS192是一个十进制同步加减可逆计数器,它可以作加法计数,也可以作减法计数。图3.3.19(a)为74LS192的逻辑图。

图3.3.19(b)为74LS192的时序图,其功能表如表3.3.9所示。图3.3.1974LS192引脚图和时序图

2.异步十进制计数器

74LS90是二-五-十进制加法计数器,其逻辑图如图3.3.20(a)所示。图中S91、S92为直接置“9”端,R01、R02为直接置“0”端,CP0、CP1为计数脉冲输入端。表3.3.10为74LS90的功能表。

图3.3.20(b)为5421码异步十进制加法计数器连接方法,

图3.3.20(c)是其波形图。显然,Q0端输出的是方波,且是输入脉冲的10分频。图3.3.20二-五-十进制加法计数器74LS90

知识拓展任意进制计数器

利用已有的集成计数器构成任意进制计数器的方法通常有三种:

(1)直接选