《DSP技术及应用》课件第8章

第8章DSP硬件系统设计8.1

DSP应用领域

8.2

DSP系统设计流程

8.3

DSP硬件系统设计8.4键盘输入接口设计8.5液晶显示器接口设计8.6

A/D接口设计8.7

D/A接口设计

8.1

DSP应用领域

DSP不仅应用于信号处理领域，还广泛应用于其他相关领域。TI公司的用户指导(User’sGuide)概括了DSP应用的11个方面，部分摘录如下，更多的应用指导请参阅TI公司网站。(1)信号处理等通用场合方面：卷积、相关、数字滤波、自适应滤波、FFT、希尔波特变换、波形产生等。

(2)仪器方面：函数产生、数字滤波、模式匹配、锁相环、地震信号处理、谱分析、瞬态分析等。

(3)通信方面：调制解调、自适应均衡、ADPCM码变换、蜂窝电话、信道复用、加密、数字交换机、语音插值、回波抵消、线路中继、基站、扩频、x.25分组交换、DTMF编/解码等。

(4)语音处理方面：语音识别、语音增强、语音合成、语音声码器、说话人检测、文本/语音转换等。

(5)图形/图像处理方面：图像压缩/传输、图像增强、三维旋转、动画/数字地图、同态处理、机器眼等。

(6)医学方面：设备诊断、胎儿监护、助听器、病人监护、超声设备等。

(7)军事方面：图像处理、导弹控制、导航、雷达信号处理、射频调制解调、声呐信号处理、安全通信等。

8.2

DSP系统设计流程

一个基本的DSP系统由DSP芯片、电源、存储器、A/D模块、D/A模块、键盘和显示器及通信模块组成，如图8.1所示。不同的应用可能有不同的取舍，如信号发生器不需要A/D模块，一个独立的DSP系统不需要通信模块。图8.1一个基本的DSP系统框图在设计DSP系统之前，设计者必须清楚地知道应用的需要，包括信号处理的精度、实时性要求(速度要求)、可靠性要求以及功耗、成本、体积等。最常见的应用需要就是处理速度能否跟得上。

以信号处理为例，若信号采样频率fs=100kHz，每个采样周期的计算时间为1000个机器周期，则DSP的主频fCPU至少为1000fs=100MHz，并适当留有余地,否则实时性将有可能达不到要求。基本的DSP系统设计流程如图8.2所示，设计过程中的一些步骤可能会反复重叠。如最后的实时性达不到要求，就可能需要修改算法等，但在总体设计中，总是希望尽可能减少这类可能性。图8.2基本的DSP系统设计流程

8.3

DSP硬件系统设计

如图8.1所示，硬件系统的外围电路分为电源、存储器、键盘、显示器、A/D模块、D/A模块及通信模块等，各部分分述如下。8.3.1电源模块

C54xDSP芯片的内核电压有2.5V、1.8V和1.6V等多种形式，但片内外设接口的电压均为3.3V。如TPS73系列电源芯片为线性稳压芯片，输入电压均为5V，输出电压有两组，一组均为3.3V，另一组随芯片的不同而不同，两组均提供200ms的延迟复位信号，供DSP芯片选用。TPS73系列电源芯片的输出电压如表8.1所示。

TPS731HD301电源电路设计示例如图8.3所示，模块输出电压为3.3V和1.6V，可供5416等芯片使用。图8.3电源电路设计示例调整R1和R2的比值可改变第一组的输出电压。R1和R2的比值按式8.1计算，推荐值如表8.2所示。(8.1)其中，内部参考电压Vref=1.182V。8.3.2复位电路

在经常需要复位的场合，利用TPS73系列芯片的复位电路可能不是很方便，因此可以使用MAX706S等芯片提供的复位电路，如图8.4所示，其工作电压为3.3V，延迟时间约为200ms，且与DSP芯片兼容。该电路还有“看门狗”功能，如果编程输出到WDI引脚的脉冲频率低于10Hz，可自动复位。图8.4复位电路8.3.3存储器

存储器用于存放程序，以便上电并加载程序。不同存储器的存储原理、速度、位数以及时序均可能不同，这里介绍Am29LV800DT(简称LV800，以下同)存储器以及其与DSP的连接方式。LV800有8位和16位两种存储模式，为了与DSP兼容，这里选用16位存储模式，设置47脚(BYTE)为H电平即可，如图8.5所示。图8.5

LV800存储器

LV800除地址线和数据线外，还需要CE(片选信号)、OE(输出使能)和WE(写使能)信号。这些控制信号均可由DSP的存储器控制信号DS、R/W和MSTRB直接产生或组合而成，如图8.6所示。图8.6

DSP芯片提供给存储器的控制信号8.3.4

A/D和D/A模块

A/D和D/A模块有串行接口和并行接口两种，它们的接口电压、通信协议各不相同。当DSP的McBSP工作在时钟停止模式时，可设置其在SPI协议下传输数据。在SPI传输协议下，A/D芯片TLV1572和D/A芯片TLV5617可直接与DSP相连，如图8.7所示。如果McBSP接口不够用或传输速度不够，可使用并口的A/D、D/A芯片。图8.7

A/D芯片和D/A芯片8.3.5键盘和液晶显示器

在简单情况下，[JP2]可采用4×4的键盘作输入，它需要8条可双向传输的I/O线。如果主机接口没有使用，可设置它的8位数据线为通用I/O口并接入键盘，如图8.8所示，也可以利用其他I/O口。如果I/O数量有限，可接入PS/2标准键盘或自制一个键盘的串行接口。图8.8键盘输入电路多数显示器都使用并口或串口与主机通信。如果使用并口，只需加少许控制信号即可与DSP通信;如果使用串口，多数使用SPI传输协议，利用DSP的McBSP口与之通信。如果显示器的接口电压与DSP兼容，则设置PSB＝0(串行模式)，CS引脚与McBSP口的FSX(帧同步)相连，SID引脚与DX(数据发送)相连，SCLK引脚与CLKX(发送时钟)相连,如图8.9所示。如果接口电压不兼容，则需将3.3V转换为5V的接口芯片。图8.9显示器与DSP的串行连接8.3.6仿真接口

DSP需通过仿真接口与安装在计算机上的CCS软件相连，接口电路如图8.10所示。图8.10仿真接口电路

8.4键盘输入接口设计

当DSP系统的处理时间较宽松时，可以将键盘输入和显示器输出等人机对话部分接入DSP板，下面介绍键盘输入及其处理过程。

DSP的基本数据单元是16位，对键盘输入可以灵活地处理，可接入行列式键盘、独立式键盘或标准PS/2键盘。下面逐一介绍这三种接入方式。8.4.1行列式键盘工作原理

行列式键盘由按键开关、行线及列线组成，4行4列(4×4)的键盘如图8.11所示，适合于按键数较多的场合。它需要的I/O端口数也较多，为行线(Row)数和列线(Col)数之和。图8.11

4×4行列式键盘结构在正常情况下，行线通过上拉电阻R接至3.3V电压(H电平)，其上拉电阻在3.3kΩ~[JP]4.7kΩ之间,而列线被置为0电位(L电平)。若按下某一按键，如按下3号键，则Row1变为L，但根据Row1=L仅可推出行线Row1上有键按下，具体是哪个按键还需要用软件进一步识别。按键的识别方法有扫描法和线反转法两种。下面介绍简单的线反转法，它只需两步即可获得按键的矩阵值。第一步，将列线Col1~Col4编程置为输出为0状态(L)，而行线Row1~Row4编程置为输入线，用于检测行线电位的变化。若行线均为H电位，则无按键按下;若其中某一位为0，则该行有键按下。暂存行线Row1~Row4的值，作为下一步判断的依据，然后进入第二步。第二步，将行线Row1~Row4编程置为输出为0状态(L)，而列线Col1~Col4编程置为输入线，用于检测列线电位的变化。若其中某一位为0，则该列有键按下，暂存列线Col1~Col4的值，并同Row1~Row4进行比较，可得按键所在行和所在列。行列式键盘的工作方式有查询方式和中断方式两种。若将行线Row1~Row4输入到一个与门，则与门输出可作为外中断的触发信号，如图8.11(b)所示。如果采用中断方式，当中断调用按键识别程序时，需关闭该中断，以免识别时产生干扰，待识别完成后再打开该中断。

VC5416有1个主机接口HPI，其数据线HD0~HD7可设置为I/O端口，另外有3个McBSP接口，每个McBSP的FSR、FSX、CLKR和CLKX也都可设置为I/O端口。8.4.2独立式键盘工作原理

如果I/O端口不够用，可考虑将独立式键盘并行接入DSP。独立式键盘的按键开关如图8.12(a)所示，按键S0~S15的状态通过三态缓冲器接入DSP的数据总线，其上拉电阻在3.3kΩ~4.7kΩ之间。

当采用查询方式读按键状态时，R/W和IS信号组合，再加上I/O端口地址信息，形成三态缓冲器的片选信号，即可通过三态缓冲器读出S0~S15的状态。若采用中断方式读按键状态，可将S0~S15的状态都接入一个与门，然后接入DSP的外中断INT0~NT3中的一个，如图8.12(b)所示。图8.12并行键盘接入8.4.3标准PS/2键盘工作原理

1.物理特性

标准PS/2键盘共有6个引脚，如图8.13所示，其中实心表示插头，空心表示插座，各引脚的功能也标在图中。从图8.13中可以看出，标准PS/2键盘除+5V电源线和地线外，仅有数据线(DATA)和时钟线(CLOCK)两根线与DSP连接，这两根线都是集电极开路，需接10kΩ的上拉电阻。这是一种典型的串行输入方式，但在接入DSP时，需加+5V与+3.3V的电位转换器。图8.13标准PS/2键盘的外形及引脚

2.接口协议

PS/2键盘由主机供电，采用双向同步串行传输协议，每次向时钟线上发送一位脉冲，就在数据线上发送一位数据，但由键盘提供时钟。在相互传输过程中，主机拥有总线控制权，可以抑制键盘发送数据，但键盘不能抑制主机发送数据。主机发往键盘的数据在时钟的上升沿读取，而由键盘发往主机的数据则在时钟的下降沿读取。一般情况下，主机与键盘的最大时钟频率为33kHz，多数键盘工作在(10~20)kHz之间。每一帧数据包含11~12比特，即1个起始位(START，总为0)、8个数据位D0~D7、LSB在前、1个奇校验位P、1个停止位(STOP，总为1)，还有1个应答位仅用于主机与键盘的通信中。标准PS/2键盘与DSP通信的实现过程如下：

(1)当主机发送数据时，主机下拉时钟线至少需要0.1ms来抑制通信，然后下拉数据线来释放时钟线。当键盘检测到这一状态时即表示需要接收数据，就会产生时钟信号并记录数据线接下来的8个数据位、1个校验位和1个停止位(1)，而此时主机在时钟线变低的同时准备数据到数据线，并在时钟的上升沿锁存数据，而键盘则要配合主机才能读到准确的数据。有关时序如图8.14所示。图8.14主机发送数据时序图

(2)当键盘等待发送数据时，首先检测时钟线是否为高电位，若为低电位，则说明主机抑制了通信，需将待发送数据放入缓冲区(一般PS/2键盘有16个字节的缓冲区),直到重新获得总线控制权；若时钟线为高电位，则键盘开始发送数据到主机，一般都是由键盘产生时钟信号，在时钟的下降沿被主机读入数据,如图8.15所示，其中P为奇校验位(Paraty)。图8.15键盘发送数据时序图8.4.4行列式键盘与DSP接口编程

(1)定义HPI寄存器地址，设置I/O方向。

GPIOCR.set0x3C;HPI寄存器地址

GPIOSR.set0x3D

K_GPIOCR_1.set0x0F;行线读，而列线写

K_GPIOCR_2.set0xF0;列线读，而行线写

(2)按键初始化，设置列线为0，而行线为输入。

STM#K_GPIOCR_1,GPIOCR;设置行线读，而列线写STM#0000H,GPIOSR;列线为0

(3)用线反转法识别按键函数，输出按键矩阵值KEY，KEY由线反转法的第一步Row1~Row4的值和第二步的Col1~Col4的值组成。

LDM

GPIOSR,A

AND#00F0H,A,B

STM#K_GPIOCR_2,GPIOCR;设置列线读，而行线写

STM#0000H,GPIOSR;行线为0

NOP

;等待

NOP

LDMGPIOSR,A

AND#000FH,A

ADDA,B,A

STLA,_KEY

(4)按键矩阵值KEY映射为特定功能的值Key_val。

switch(Key)

{case0xEE:

Key_val=ONE;break;//输入为1

case0xDE:

Key_val=TWO;break;//输入为2

…

case0x77:

Key_val=OK;break;//确认键

default:

Key_val=NOKEY;break;//无按键

}

8.5液晶显示器接口设计

带中文字库的12864液晶显示器具有4位/8位并行、2线/3线串行等多种接口方式，内部含有国标一级、二级简体中文字库的点阵图形液晶显示模块；其显示分辨率为128列×64行的点阵，内置8192个16×16点汉字和128个16×8点ASCII字符集，显示8×4行、16×16点阵的汉字，每个汉字位置可显示2个ASCII字符，还可同时或分别显示图形。8.5.1显示结构

若显示8×4个汉字，如图8.16所示，每个方框为一个汉字或2个ASCII字符，方框为显示寄存器的地址。如要显示汉字或字符，先设置液晶工作指令为基本操作模式(RE=0)，然

后发送相应的汉字编码到指定的显示寄存器即可。如“我”这个字的汉字编码为CED2,先发送显示位置为0x80,为简化描述，直接说成0x80单元，然后发送编码的高位“CE”和低位“D2”，即在左上角对应位置显示汉字“我”。如果是显示字符，则连续发送2个字符编码即可。在连续发送字符编码时，寄存器地址会自动加1，而不必每次都发送显示寄存器地址。图8.16

12864液晶显示格式如果要显示点阵图形，需设置液晶工作模式为扩展指令(RE=1),然后将相应的点阵数据发送到指定的位置接口。地址显示与汉字显示类似，其中列地址与汉字相同，从0x80到0x9F;行地址采用水平显示的地址，如第一、二行汉字对应的点阵行地址分别为0x00~0x0F及0x10~0x1F,第三、四行汉字对应的点阵行地址与此相同。可以看出，第三、四行汉字在内部是接在第一、二行之后的。每列、每行为16点的点阵数据，高位在左边，如在第0x00行的第0x80单元发送数据0x8421，就显示点阵“1000010000100001”,其中“1”表示黑点，“0”表示白点，中间的空格是为方便阅读而加的，显示时没有间隙。如果发送数据0xFFFF，就显示一个16点的黑线，依此类推。如果连续发送点阵数据，单元地址编号是自动加1，而不必每次都发送单元编号。

ASCII码的编码为8位，从0x00到0x7F，最高位为0，其显示点阵为16×8的半宽格式。而汉字编码均为16位编码，若分成2个8位，则8位的最高位均为1，因此很容易与ASCII

码的编码区分开来。汉字一级字库编码为从B0A0到D7F9，二级字库编码为从D8A0到F7FE,显示点阵为16×16的全宽格式。一个汉字显示位置可显示2个ASCII字符。相关的内部寄存器如下：

(1)字型产生ROM(CGROM)，提供ASCII字符和汉字字符点阵。

(2)字型产生RAM(CGRAM)，提供4组16×16自定义的点阵图像，地址分别为0x0000、0x0002、0x0004、0x0006，一旦定义后，就像普通的汉字字库一样使用。

(3)数据显示RAM(DDRAM)，地址从0x80~0x9F，用于存储显示的字符编码，包括ASCII码字符、CGROM中文字符和CGRAM自定义字符。

(4)地址计数器AC，用来存储DDRAM/CGRAM的地址,由指令设置，之后只要是读取或是写入DDRAM/CGRAM的值，地址计数器的值就会自动加1。8.5.2引脚说明

12864液晶显示器的相关引脚功能说明如表8.3所示。

RS、R/W的功能组合决定了控制界面的4种模式，如表8.4所示。

E信号的功能如表8.5所示。8.5.3串行传输时序图

12864液晶显示器串行传输时序图如图8.17所示。图8.17

12864液晶显示器串行传输时序图8.5.4指令说明

模块控制芯片提供两套控制命令，即基本指令和扩充

指令。

1.基本指令(RE=0)

基本指令集如表8.6所示。

2.扩展指令(RE=1)扩展指令集如表8.7所示。

3.基本指令详解(RE=0)

(1)清除显示(CLEAR)。

格式：功能：将DDRAM填满“0x20”(空格)代码，并设定DDRAM地址计数器(AC)=0x00(即0x80单元，AC地址均减去基地址0x80,以下同)，工作模式I/D=1(游标右移，AC++)。

(2)地址归0(HOME)。

格式：功能：设定DDRAM地址计数器(AC)=0x00，这个指令不改变DDRAM的内容。“X”不关心该比特位的内容。

(3)进入点设定(ENTERMODESET)，默认值为0x06。

格式：功能：设定画面整体移动方向、游标移动方向以及DDRAM地址计数器的自动调整。

I/D=1，游标右移，AC++。此时若S=1，则画面整体左移；

I/D=0，游标左移，AC--。此时若S=1，则画面整体右移。

(4)显示状态设置(DISPLAYSTATUS)，默认值为0x08。格式：功能：设定控制整体显示开关、游标开关及游标位置反白显示开关。

D=1，整体显示开；D=0，整体显示关。

C=1，游标显示开；C=0，游标显示关。

B=1，反白显示开，游标所在单元反白显示；

B=0，反白显示关(正常显示)。

(5)游标及显示移位控制(CURSORandDISPLAYSHIFTCONTROL)。

格式：功能：设定游标及显示移位控制方向。

S/C=L,R/L=L：游标向左移动，AC--;

S/C=L,R/L=H：游标向右移动，AC++;

S/C=H,R/L=L：显示向左移动，游标跟着移动，AC不变;

S/C=H,R/L=H：显示向右移动，游标跟着移动，AC不变。

(6)功能设定(FUNCTIONSET),默认值为0011X0XXB(基本指令，8位数据格式)。

格式：功能：设定液晶显示器的功能及数据位数。

DL=1：8位数据接口(默认)；DL=0：4位数据接口。

RE=1：扩展指令集；RE=0：基本指令集(默认)。注意两者不能混用。同时,这条指令不能同时改变DL和RE，若需同时改变，需先改变DL，后改变RE。

(7)设定CGRAM地址。

格式：功能：设定CGRAM(自定义图形)地址到地址计数器(AC)，AC范围为0x00~0x3F，使用前需确认扩展指令SR=0(RAM地址)。

(8)设定DDRAM地址。

格式：功能：设定DDRAM(数据显示)地址到地址计数器(AC)，AC范围：第一行0x80~0x8F，第二行0x90~0x9F。ST7920控制的128×64点阵在内部是256×32点。第三行紧接第一行，第四行紧接第二行。

(9)读取忙标志和AC地址(RS=0,R/W=1)。

格式：功能：读取忙标志和AC地址，注意该指令需满足RS=0、R/W=1的条件才能完成。

(10)读取显示RAM数据(RS=1,R/W=1)。

格式：功能：读取并显示RAM数据，读完后AC会改变。注意，每次设定好地址后，需试读(DummyRead)一次后才能读取并显示数据，第二次读取时不需要试读。

(11)写显示数据到RAM(RS=1,R/W=0)。

格式：功能：写显示数据到RAM。每个RAM(CGRAM、IRAM和DDRAM)地址都可以连续写入2个字节的显示数据，第一个字节作16位数据的高位，第二个字节作16位数据的低位，先写高位，后写低位。当写完第二个字节时，地址计数器AC自动加1。

4.扩展指令详解(RE=1)

(1)待命模式。

格式：功能：进入待命模式，执行其他指令即可结束待命模式。

(2)循环位置或RAM地址选择，默认值为0x02。

格式：功能：循环位置或选择RAM地址。

SR=1：允许输入水平线循环地址；

SR=0：允许输入IRAM地址(扩展指令)及CGRAM地址(基本指令)。

(3)反白显示控制，默认值为0x04。

格式：功能：反白显示控制。

R0=0：选择第一行(包括第三自然行)，第一次执行时反白显示，再次执行时为正常显示;

R0=1：选择第二行(包括第四自然行)，第一次执行时反白显示，再次执行时为正常显示

(4)睡眠模式，默认值为000010XXB。

格式：功能：

SL=1,退出睡眠模式；SL=0,进入睡眠模式。

(5)扩展功能设定，默认值为0011X0XXB。

格式：功能：DL和RE的功能同基本指令集。

G为绘图显示控制位。当G=1时，绘图显示开，可重叠显示在字符上;G=0时,绘图显示关。同一指令不能同时改变RE、DL和G，需先改变DL或G后再改变RE才能确保正确。

(6)设定IRAM地址或循环地址。

格式：功能：当SR=1时，A5~A0表示水平线循环地址;

SR=0时，A3~A0表示IRAM地址。

(7)设定绘图RAM地址。

格式：功能：设定GDRAM地址到地址计数器(AC)，先设置水平线(行)地址(AC5~AC0)，再设置列地址(AC3~AC0，AC5=AC4=0)，连续写入2字节数据后完成设置。8.5.5液晶显示器与DSP接口应用

1.字符显示初始化

(1)开电源，液晶显示器内部初始化，XRESET由低电位变成高电位，延时需大于40ms。

(2)设定基本指令集(0x30)功能，延时需大于100μs。

(3)打开显示(0xC0)，延时需大于100μs。

(4)清屏(0x01)，延时需大于10ms。

(5)设置游标等模式(0x01)，延时需大于100μs。

2.编写底层函数

为便于上层函数的编程，需重新定义字符并显示各行

首地址：从第1~4行，首地址分别为0x00、0x10、0x08、0x18，它们的基地址0x80由底层函数自动加上。

8.6

A/D接口设计

8.6.1

TLV1572工作原理

TLV1572是高速10位A/D转换芯片，最大采样速率为1.25MSPS(兆次每秒)，最大输入信号频率为500kHz,采用8引脚SOIC封装，其引脚排列如图8.18所示。TLV1572采用2.7V~5V单电源供电，3V电源供电时功耗为8mW，采样速率为625KSPS;5V电源供电时功耗为25mW，采样速率为1.25MSPS，适合便携式设备或远程高速系统使用。图8.18

TLV1572引脚排列

TLV1572的功能框图如图8.19所示，引脚功能说明如表8.8所示,其输出串口与TMS320DSPs、(Q)SPI等微处理器接口相互兼容。图8.19

TLV1572功能框图

TLV1572有两种工作模式:DSP模式和SPI模式。当工作在DSP模式时，与DSP的连接关系如图8.20所示。它要求TLV1572在CS[TX-]的下降沿时，FS应保持一定时间的低电平，以使TLV1572确认工作在DSP模式，其时序图如图8.21所示。若TLV1572工作在SPI模式，与微处理器(μC)的连接关系如图8.22所示，FS固定接VCC，其有关时序如图8.23所示。图8.20

TLV1572与DSP接口图8.21

TLV1572与DSP接口之间的时序图图8.22

TLV1572与微处理器接口图8.23

TLV1572与微处理器接口之间的时序图8.6.2

TLV1572与DSP接口应用

设fCPU=32MHz，A/D的转换频率fs=10kHz。每帧16位数据，帧间留4位空格，则数据率fD为200kHz，由此可以推出McBSP的采样率发生器的分频因子CLKGDV=fCPU/fD－1=

159,其有关编程如下。

(1)McBSP初始化函数，完成有关配置，包括设置McBSP为DSP接收模式，配置时钟来源，设定发送与接收时钟和帧同步时钟等。有关寄存器及参数设置如下。①引脚设置。设置DX和DR为串口引脚(XIOEN=RIOEN=0)，开启DX引脚(DXENA=1)，使能串口接收(XRST=RRST=1)，并发送接收准备就绪(XRDY=RRDY=1)信号。

②时钟设置。设置采样率发生器时钟源(CLKG)为CPU时钟(CLKSM=1),经CLKGDV分频产生发送位时钟(CLKXM=1)。设置帧同步发生器(FSG)时钟源为CLKG，CLKG经FSG产生发送帧同步时钟(FSXM=1，FSGM＝1)，帧脉冲宽度为FWID，帧周期为FPER。设置接收时钟为外部时钟

(CLKRM=0)，接收帧同步由FSR输入(FSRM=0)。设置发送和接收帧的同步极性为高电平(FSXP=FSRP=0)，发送时钟上升沿发送数据、接收时钟极性下降沿对接收数据进行采样

(CLKXP=CLKRP=0)。使能采样率发生器(GRST=1)。③数据格式设置。设置发送及接收数据格式均为单相帧(XPHASE=RPHASE=0)，每帧1个字(XFRLEN1=

RFRLEN1=0)，每字16位(XWDLEN1=RWDLEN1=010B)。若数据接收不对，可设置数据接收延迟1~2比特位(RDATDLY=0~2)。

④接收中断由新的帧同步信号产生(RINTM=10B)。

⑤McBSP的其他各比特位均采用默认设置。编写有关接收函数。

_McBSP1_RX_McBSP_int:

PSHMST1

RSBXSXM

LDMDRR11,A

AND#0x03FF,A;取低10位

STLA,*(_Ain);Ain为C文件定义的采样存放单元，在汇编文件引用时需加下划线

POPMST1

RET

8.7

D/A接口设计

8.7.1

TLV5617工作原理

TLV5617是一个带3线串行输入的双10位DAC，最大输出电压为参考电压的2倍。供电电压为2.7V~5.5V，采用8引脚SOIC封装，其引脚排列如图8.24所示，适合于移动电话、电池供电测试仪表（即自动测试控制系统）等领域使用。图8.24

TLV5617引脚排列

TLV5617的功能框图如图8.25所示，引脚说明如表8.9所示。其输入串口与TMS320的SPI接口相互兼容，每次输入16位的串行数据。其中最高4位为控制位，用于产生数据更新

模式；中间10位产生模拟输出；最后2位为任意位。最大输入时钟频率fCLKmax为20MHz，最大输入数据频率为fupdatemax=

fCLKmax/16=1.25MHz。图8.25

TLV5617功能框图有关电气特性说明如下：当VDD=2.7V~5.5V时，VIH=

2V~(VDD－1.5)V，VIL=(0~0.8)V，输入阻抗RI为10MΩ，

输入电容CI为5pF。在快速模式下，输入带宽为1.25MHz;

慢速模式下,输入带宽为625kHz。参考电压VREF的范围为0~(VDD－1.5)V。当VDD=5V时，VREF的推荐值为2.048V;当VDD=3V时，VREF的推荐值为1.024V。

要求负载阻抗RL≥2kΩ，负载电容CL≤100pF。当

RL=10kΩ时，输出电压VO=(VDD－0.4)V。TLV5617有两种工作速度模式，即快速模式和慢速模式，它们可通过16位串行数据D14(SPD)进行设