数字电子技术基础习题 欢迎加入湘潭大学期末考试复习资料库研发工作室QQ群：928812498

数字电子技术基础习题讲解欢迎加入湘潭大学期末考试复习资料库研发工作室QQ群：928812498

班级集体复印复习资料超级便宜！！拒绝高价垄断！！！请各班学委/班长先联系群主哦！1-181-252-22-61、三态输出门又称三态电路。它与一般门电路不同，它的输出端除了出现高电平、低电平外，还可以出现第三个状态，即高阻态，亦称禁止态，但并不是3个逻辑值电路。在一些复杂的数字系统（如微型计算机）中，为了减少各个单元电路之间连线的数目，希望在同一条导线上分时传递若干个门电路的输出信号，这是就要利用三态门了。

三态与非门的最重要的用途就是可向一条导线上轮流传送几组不同的数据和控制信号，这种方式在计算机中被广泛采用。但需要指出，为了保证接在同一条总线上的许多三态门能正常工作，一个必要条件是，任何时间里最多只有一个门处于工作状态，否则就有可能发生几个门同时处于工作状态，而使输出状态不正常的现象。2-62、实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。因此，需要一种新的与非门电路--OC门来实现“线与逻辑”。

OC门主要用于3个方面：1、实现与或非逻辑，用做电平转换，用做驱动器。由于OC门电路的输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。OC门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够小。2、线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏器件。在硬件上，可用OC门或三态门（ST门）来实现。用OC门实现线与，应同时在输出端口应加一个上拉电阻。3、三态门（ST门）主要用在应用于多个门输出共享数据总线，为避免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低阻输出，且不需接上拉（负载）电阻，所以开关速度比OC门快，常用三态门作为输出缓冲器。2-7（P34）2-9（P35）L=低逻辑电平H=高逻辑电平X=高或低的逻辑电平Z=高阻抗逻辑功能：三态八缓冲器/线驱动器/线接收器3-63-63-83-9第四章组合逻辑电路的分析方法和设计方法分析：(根据逻辑电路图，写出逻辑函数，分析逻辑功能)

4-12，4-14设计：（设计符合要求的逻辑电路）4-5，4-21常用中规模集成组合电路器件的应用。译码器：3-8译码器数据选择器：4-24-24-24-24-5最小项的之和的标准形式两块8选1数据选择器2024/12/27242.用n位地址输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。3.设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合为一个输入端(实现n+1个变量的函数）。*用数据选择器设计逻辑电路小结1.若要产生单输出逻辑函数时,可先考虑数据选择器。4—12ABCF00000011010101101001101011001111功能：奇偶校验器奇偶校验器用于检测输入高电平（逻辑1）的个数，分为奇校验和偶校验。奇校验电路，当输入有奇数个1时，输出为1；偶校验电路当输入有偶数个1时，输出为1。在这里是一个奇校检器。4-174-21ABCDF000000001100101001100100101010011000111110001100101010010111110001101111101111104-21ABCDY00000D000011001010011001001D101010011000111110001D210010101001011111000D3110111110111110Y函数中最小项的最高位为A,YI函数中最小项的最高位为B，两者要对应。QCPSRQ6-1在主从RS触发器的电路中,若CP、S和R的电压波形如图所示，试画出Q和Q端的电压波形。设Q的初始状态为0。例1：画出主从JK触发器输出端波形图。JKQn+1

00Qn11Qn01

010

1CPJKQQQKJCSDRD注意：这里J、K在CP=1期间没有变化。第七章时序电路的分析方法和设计方法分析：

7-2，7-16设计：（设计符合要求的逻辑电路）7-5，7-735分析过程示意图如下

给定电路写时钟方程输出方程驱动方程状态方程特性方程计算CP触发沿状态表时序图状态图概括逻辑功能381.由给定的逻辑功能求出原始状态图或状态转换表；（1）确定输入变量、输出变量及该电路应该包含的状态；（2）画出原始状态图；2.状态化简；将等价的状态进行合并。在相同的输入下，有相同的输出且向同一个状态转换时序电路的手工设计方法

时序电路的手工设计步骤393.状态编码，画出编码形式的状态图及状态表；S0S1S2S30/01/00/01/01/11/10/00/0S0S1S20/01/00/01/01/10/0简化S2与S3等价X=0时，Z=0,次态为S0SiX/ZX=1时，Z=1,次态