《电工电子技术及应用》课件-第13章

第13章门电路与组合逻辑电路13.1数字电路基础知识13.2基本逻辑门电路13.3集成电路的基本知识与识别13.4集成复合门电路13.5门电路的应用举例13.6集成电路应用注意事项13.7逻辑代数及其化简13.8组合逻辑电路的分析与设计13.9常用的组合逻辑电路原理及应用习题13

13.1数字电路基础知识

13.1.1脉冲的概念脉冲通常是指电子技术中经常运用的一种像脉搏一样的短暂起伏的电冲击(电压或电流)。数字电路中的脉冲信号(电压或电流)是一种持续时间很短暂的跃变信号。脉冲信号的波形如图13.1.1所示。图13.1.1脉冲信号的波形

描述脉冲波形的参数如图13.1.2所示。图13.1.2脉冲波形的参数

1.脉冲幅值A

脉冲幅值A是指脉冲信号从一种状态变化到另外一种状态的最大变化幅度。

2.脉冲前沿tr

脉冲前沿tr是指信号由幅值的10%上升到幅值的90%所需的时间。

3.脉冲后沿tf

脉冲后沿tf是指信号由幅值的90%下降到幅值的10%所需的时间。

4.脉冲宽度tp

脉冲宽度tp是指由信号前沿幅值的50%变化到后沿幅值的50%所需要的时间。

5.脉冲周期T

脉冲周期T是指周期性变化的脉冲信号完成一次变化所需要的时间。

6.脉冲频率f

脉冲频率f是指单位时间内脉冲信号变化的次数。

脉冲信号按照信号变化前后的电平值高低,可分为正脉冲和负脉冲。如果变化之后的电平值高于变化之前的电平值,则称为正脉冲,反之称为负脉冲,如图13.1.3所示。图13.1.3正、负矩形脉冲波形

13.1.2数制与码制

1.数制

一个数通常可以有不同的表示方法,如果按选定的某种进位制来表示某个数的值,则这种表示方法称为数制。同一个数可以采用不同进位的计数制来表示,日常生活中,人们习惯于使用十进制计数制,而在数字电路中,通常采用二进制计数制和十六进制计数制。

1)常用的几种数制

(1)十进制。十进制计数制简称十进制,用0、1、2、3、4、5、6、7、8、9十个数字符号的不同组合表示一个数,计数的基数是10,当任何一个数比9大1时,则向相邻高位进1,本位复0,其计数规律是“逢十进一”。任意一个十进制数都可以用其幂的形式来表示,例如:

3268.21=3×103+2×102+6×101+8×100+2×10-1+1×10-2

显然,任意一个十进制数(N)10都可以表示为

式中,n、m为正整数;Ki为系数,是十进制的10个数字符号中的某一个,10是进位基数,i是十进制数的位权(i=n-1,n-2,…,1,0,-1,…,-m),表示系数Ki在十进制中的地位,系数越高,位权越大,如102前面的1表示的是100。

任意一个R进制数(N)R都可以表示为

式中,R为进位基数;Ri为位权;Ki为系数。

(2)二进制。二进制计数制简称二进制,只有两个数字符号0和1,并且计数规律是“逢二进一”,即1+1=10(读为“壹零”)。任意一个二进制数都可以表示为:

式中,Ki为系数;2为进位基数;2i为位权,不同位数的位权为2n-1,…,21,20,2-1,…,2-m。

二进制与十进制相比,其优点如下:

①二进制数只有两个数字符号0和1,因此很容易用电路元件的状态来表示。例如,BJT的饱和与截止、继电器的接通与断开、灯泡的亮与暗、电平的高与低等,都可以将其中的一个状态规定为0,另一个状态规定为1,来表示二进制数。

②二进制的基本运算规则与十进制的运算规则相似,但要简单得多。例如,两个1位十进制数相乘,其规律用“九九乘法表”才能表示,而两个1位二进制数相乘只有四种组合,因此,用电路来实现二进制运算十分方便可靠。

其缺点如下:

①人们对二进制不熟悉,使用不习惯。表示同样一个数时,二进制数通常要比十进制数位数多。例如,1位的十进制数7变为二进制数为0111,需要4位。

②用数字系统运算时,通常先将人们熟悉的十进制原始数据转换成二进制数,运算结束后,再转换成人们易于接受的十进制数。

(3)八进制。由于多位二进制数不便于识别和记忆,因此在一些计算机的资料中常采用八进制和十六进制来表示二进制,也就是说,八进制和十六进制是二进制的简写形式。

八进制数有0、1、2、3、4、5、6、7八个数字符号,计数规律为“逢八进一”或“借一当八”。八进制是以8为基数的计数体制。

任意一个八进制数(N)8都可以表示为

式中,Ki为系数;8为进位基数;8i为位权,不同位数的位权为8n-1,…,81,80,8-1,…,8-m。

(4)十六进制。十六进制数有0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F十六个数字符

号,计数规律为“逢十六进一”或“借一当十六”。十六进制是以16为基数的计数体制。

任意一个十六进制数(N)16都可以表示为

式中,Ki为系数;16为进位基数;16i为位权,不同位数的位权为16n-1,…,161,160,16-1,…,16-m。

2)不同进制之间的转换

(1)二进制、八进制、十六进制数转换成十进制数。可分别用式(13.1.3)、式(13.1.4)、式(13.1.5)将任意一个二进制数、八进制数、十六进制数按位权展开,转换成十进制数。

(2)十进制数转换成二进制数。将十进制数转换成二进制数时,整数部分和小数部分应分别进行。

①整数部分的转换。整数部分可采用连续除2取余数法,最后得到的余数为二进制数的整数部分的高位,若一个十进制的整数为(s)10,对应的二进制数为(kn-1kn-2…k0)2,则

式(13.1.6)表明,若将(s)10除以2,则得到的商为

同理,可将式(13.1.6)除以2得到的商写成:

由式(13.1.7)不难看出,若将(s)10除以2所得到的商再次除以2,则所得到的余数为k1。以此类推,反复将每次得到的商再除以2,便可以求得二进制数的每一位。

例13.1.4将十进制数31.625转换成二进制数。

解

(3)二进制数和十六进制数之间的相互转换。十六进制数的进位基数是16=24,因此二进制数和十六进制数之间的转换非常简单。将二进制数转换成十六进制数时,整数部分从低位起每4位分成一组,最高位一组不够4位时以0补足;小数部分从高位起每4位分成一组,最低位不够4位时也以0补足,然后依次以1位十六进制数替换4位二进制数即可。

例13.1.5将二进制数110111.101转换成十六进制数。

解

将十六进制数转换成二进制数时,其过程正好相反,即4位二进制数替换1位十六进制数。

例13.1.6将十六进制数29B.A转换成二进制数。

解

(4)二进制数和八进制数的相互转换。同理,八进制数的进位基数是8=23,将二进制数转换成八进制数时,整数部分从低位起每3位分成一组,最高位一组不够3位时以0补足,

小数部分从高位起每3位分成一组,最低位不够3位时也以0补足,然后依次以1位八进制数替换3位二进制数即可。

例13.1.7将二进制数1101101.1转换成八进制数。

解

将八进制数转换成二进制数时,用3位二进制数替换1位八进制数即可。

例13.1.8将八进制数65.32转换成二进制数。

解

(5)十进制数转换成十六进制数、八进制数。将十进制数转换成十六进制数或八进制数时,通常采用的方法是首先将十进制数转换成二进制数,再把得到的二进制数转换成十六进制数或者八进制数,所用到的转换方法上面都已经介绍。

例13.1.9将十进制数343.625分别转换成十六进制数和八进制数。

解

2.码制

不同的数码可以表示不同的事物或事物的不同状态,这些数码并不代表数值的大小,习惯上把这些数码称为代码,如果给每个数赋予特定的含义,则称为编码。在数字电路中常用的码制有BCD码(BinaryCodedDecimal)和美国信息交换标准代码(ASCII)。

BCD码即为用4位二进制数的代码来表示1位十进制数。4位二进制数可以有16种不同的组合方式,组成16个代码,而十进制数的10个数字符号只需要用其中的10种组合方式来表示编码,因此可以从BCD码中任选其中的10种作为编码,可以有很多种方式,如表13.1.1所示。

美国信息交换标准代码(ASCII)是由美国国家标准化协会制定的一种信息交换标准代码,已被国际标准化组织选定为国际通用代码,广泛应用于通信和计算机中。ASCII码是7位二进制代码,共有128个,用于表示大、小写英文字母和0~9的符号和数值、若干常用的符号和控制命令代码。

13.2基本逻辑门电路

13.2.1基本逻辑关系概述

在逻辑门电路中,最基本的逻辑关系分为三种:“与”逻辑、“或”逻辑和“非”逻辑。1.“与”逻辑关系“与”逻辑关系可以表述为:当有关条件A、B、C都具备时,事件Y才能发生。“与”逻辑可用逻辑乘法表示,写作:Y=A·B·C。

2.“或”逻辑关系

“或”逻辑关系可以表述为:有关条件A、B、C中只要有一个或一个以上具备,事件Y就能发生。

“或”逻辑可用逻辑加法表示,写作:Y=A+B+C。

3.“非”逻辑关系

“非”逻辑关系可以表述为:当有关条件A成立时,事件Y不发生;当A不成立时,Y就发生。

“非”逻辑可用逻辑求反或“非”运算表示,

写作:

13.2.2基本逻辑门电路

基本逻辑关系对应的基本逻辑门电路分别为:“与”门、“或”门和“非门”。下面我们讨论如何用理想二极管构成以上三种逻辑门电路。设A、B端输入电压的高电平和低电平分别为3V和0V。

1.逻辑“与”门

图13.2.1是由二极管构成的“与”逻辑关系电路和逻辑符号,有Y=A·B(简写为Y=AB),在表13.2.1中列出了输入输出关系。

(1)若A、B输入端有一个为低电平,则对应低电平输入端二极管(VD1或VD2)导通,输出Y端电位被钳位在低电平0V,而另一个输入端无论输入是高电平还是低电平,对Y端的输出结果都没有影响,所以输出是逻辑“0”。

(2)若A、B输入全部为高电平3V,则VD1和VD2同时导通,输出Y端被钳位在3V,输出是逻辑“1”。

输出Y与输入A、B之间符合“与”的逻辑关系,即该电路能实现“与”逻辑运算,所以称为“与”门电路。

图13.2.1“与”门电路、逻辑符号

2.逻辑“或”门

图13.2.2是由二极管构成的“或”逻辑关系电路和逻辑符号,有Y=A+B,在表13.2.2中列出了输入、输出关系。

(1)若A、B输入端有一个为高电平,则对应高电平输入端二极管(VD1

或VD2)导通,输出Y端电位被钳位在高电平3V;而另一个输入端无论输入是高电平还是低电平,对Y端的输出结果都没有影响,所以输出是逻辑“1”。

(2)若A、B输入全部为低电平0V,则VD1

和VD2均截止,输出Y端为低电平0V,输出是逻辑“0”。

输出Y与输入A、B之间符合“或”的逻辑关系,即该电路能实现“或”逻辑运算,所以称为“或”门电路。

图13.2.2“或”门电路、逻辑符号

3.逻辑“非”门

图13.2.3是由三极管构成的“非”门逻辑关系电路和逻辑符号,有Y=A,在表13.2.3中列出了输入、输出关系。

(1)当A为高电平3V时,三极管饱和导通,输出Y端接近于0V,输出是逻辑“0”。

(2)当A为低电平0V时,三极管截止,输出Y端为高电平,输出为逻辑“1”。

“非”门在逻辑电路里可以起到状态转换的作用,因此也被称为反相器。图13.2.3“非”门电路、逻辑符号

13.2.3基本逻辑门电路的组合

为了提高门电路的带负载能力和提高逻辑门电路输出的稳定性,常将基本逻辑门电路组合为复合门,组合逻辑门电路通常有“与非”门、“或非”门、“与或非”门、“异或”门和“同或”门等。

1.“与非”门

将“与”门和“非”门串接可组成“与非”门,以两输入变量为例,如图13.2.4所示,其逻辑表达式为

由表达式可知,“与非”门可以实现“有0出1,全1出0”的逻辑功能。图13.2.4“与非”门逻辑图

“与非”门逻辑符号如图13.2.5所示,“与非”门真值表如表13.2.4所示。图13.2.5“与非”门逻辑符号

2.“或非”门

将“或”门与“非”门串接可组成“或非”门,以两输入变量为例,如图13.2.6所示,其逻辑表达式为

由表达式可知,“或非”门可以实现“有1出0,全0出1”的逻辑功能。图13.2.6“或非”门逻辑图

“或非”门逻辑符号如图13.2.7所示,“或非”门真值表如表13.2.5所示。图13.2.7“或非”门逻辑符号

3.“与或非”门

将“与”门、“或”门和“非”门组合在一起,如图13.

2.8所示,可以得到如下表达式图13.2.8“与或非”门逻辑图

“与或非”门逻辑符号如图13.2.9所示。图13.2.9“与或非”门逻辑符号

4.“同或”门

将逻辑门电路加以组合可以构成“同或”门,如图13.

2.10所示,可以形成以下逻辑关系:A、B输入相同,输出Y为1;A、B输入不同,输出Y为0。此门电路可对输入量是否相同进行判断,符号“☉”表示“同或”,逻辑表达式为图13.2.10“同或”门逻辑图

“同或”门逻辑符号如图13.2.11所示,逻辑真值表如表13.2.6所示。图13.2.11“同或”门逻辑符号

5.门电路的应用

图13.2.12所示为水箱散热器水位过低报警电路。图13.2.12水箱散热器水位过低报警电路

报警电路中有六个“非”门,型号为CD4069,HTD为电压陶瓷蜂鸣器,散热器中放置一根铜线作为传感器,铜线的下端应低于最低水位处,但不能与散热器壳体接触,散热器壳体

接地。当散热器水位符合要求时,铜线浸在水中。由于散热器接地和水的导电作用,使得绿色LED发光,指示水位正常。此时12脚为低电平,蜂鸣器不鸣叫。反之,当水位下降,铜线

离开水面,使得CD4069的1脚为高电平,此时红色LED发光,蜂鸣器鸣叫。

13.3集成电路的基本知识与识别

13.3.1集成电路的命名与分类1.集成电路的命名目前国际上还没有通用的集成电路的命名方法,但按照国家标准规定,每个型号的集成电路的名称均由五个部分组成,如表13.3.1表示。

2.集成电路的分类

集成电路的分类方法很多,可以从以下几个方面来分类。

1)按使用功能分类

集成电路按使用功能来划分,可分为模拟集成电路、数字集成电路、特殊集成电路和接口集成电路。这种分类主要是针对集成电路所实现的电路功能来划分的。例如,运算放大电路和音响电视电路可视为模拟集成电路;微机电路、TTL电路和CMOS电路可视为数字集成电路;传感器、通信电路和机电仪表电路可视为特殊集成电路;电压比较器、电平转换器和外围驱动器可视为接口集成电路。

2)按集成度分类

集成电路按照电路集成度可分为小规模集成电路、中规模集成电路、大规模集成电路和超大规模集成电路。这种分类主要是依据电路中使用的元件个数或门电路的个数来划分的。少于100个元件或少于10个门电路的集成电路称为小规模集成电路;100~1000个元件或10~100个门电路的集成电路称为中规模集成电路;1000个元件或100个门电路以上的集成电路称为大规模集成电路;元件数量达到10万个或1万个门电路以上的集成电路称为超大规模集成电路。

3)按制作工艺分类

集成电路按照制作工艺可分为半导体集成电路和膜混合集成电路。半导体集成电路包括双极型集成电路和MOS电路(NMOS、PMOS、COMS)。在双极型集成电路的内部有电子和空穴两种载流子参与导电;MOS电路中只有电子(

NMOS)或空穴(POMS)一种载流子参与导电,COMS电路是由NMOS电路和PMOS电路并联组成互补形式的集成电路。膜混合集成电路包括薄、厚膜集成电路以及混合集成电路。

4)按封装外形分类

集成电路按照封装外形可分为双列直插形、圆形、直立扁平形和扁平形。其封装材料可用塑料、陶瓷和低熔玻璃等。

13.3.2集成电路的封装与识别

1.单列、双列直插式

塑料封装的扁平直插式集成电路通常以凹槽作为引脚的参考标记。单列直插式电路引脚识别时将引脚向下置标记于左方,然后从左向右读出各引脚。对没有任何标记的集成电路,应将印有型号的一面正向对着自己,再按上述方法读出。双列直插式电路引脚识别时,引脚向下,将凹槽置于正面左方位置,靠近凹槽左下方第一个引脚为1号脚,然后按逆时针方向依次读出各引脚,如图13.3.1所示。图13.3.1单列、双列直插式集成电路

2.扁平形平插式

该种结构的集成电路通常以色点作为引脚的参考标记。识别时,从外壳顶端看,将色点置于正面左方位置,靠近色点的引脚即为第1引脚,然后按逆时针方向依次读出各引脚。如

图13.3.2所示。图13.3.2扁平形平插式集成电路

3.圆形封装式

圆形封装的集成电路形状似晶体管,体积较大,外壳用金属材料封装。引脚数量有3、5、8、10等多种类型,识别引脚时将引脚向上,找出其标记,通常为锁扣突耳、定位孔或引脚不规则排列处,从定位标记对应引脚开始顺时针方向读出引脚序号,如图13.3.3所示。图13.3.3圆形封装式集成电路

4.陶瓷封装的扁平形直插式

此种形式的集成电路通常以凹槽或金属封片作为引脚参考标记,引脚识别方法类似于双列直插式芯片,如图13.3.4所示。图13.3.4陶瓷封装的扁平形直插式集成电路

13.4集成复合门电路

13.4.1集成复合门电路的分类现在的数字电路广泛采用集成电路,集成复合门电路按照内部有源器件的不同主要分成两类:一类是晶体三极管集成电路,主要包括晶体管逻辑门TTL、射极耦合逻辑门ECL和集成注入逻辑门I2L等;另外一类是场效应管集成电路,主要包括增强型MOS管组成的NMOS电路、PMOS电路和CMOS电路等。

在集成复合门电路中应用比较广泛的是TTL“与非”门和CMOS“与非”门电路。国产TTL“与非”门电路有CT74LS/54LS低功耗肖特基系列、CT74/54通用系列、CT74H/54H高速系列和CT74S/54S肖特基系列。

集成复合门电路按其集成度不同又可分为:小规模集成门电路SSI,中规模集成门电路MSI,大规模集成门电路LSI和超大规模集成门电路VLSI。

13.4.2TTL“与非”门电路

1.电路构成及工作原理

1)电路构成

如图13.4.1所示,TTL“与非”门的输入级和输出级都采用半导体三极管构成,可将该集成门电路分成三个部分:第一部分为多发射极三极管VT1、二极管VD

1、VD2和基极电阻R

1共同构成的输入级;第二部分为电阻R2、晶体三极管VT2和电阻R3构成的中间级;第三部分为电源UCC、R4、VT3、VD3和VT4构成的输出级。

在TTL门电路中,VD1、VD2为抑制输入端电压负向过低而起到保护输入端的作用,在正常状态下其处于截止状态,当输入端为负输入电压或负干扰脉冲时,由于VT1的发射极电流瞬间增大,为起保护作用,接入的VD1、VD2使输入端电位钳位在0V左右。VT3、VD3和VT4组成的电路因VT3、VD3导通时VT4截止,VT3、VD3截止时VT4导通,故被称为推拉式结构。

2)工作原理

(1)输入端A、B全部为1。当输入端A、B全部为1(约3.6V)时,VT1的两个发射结都处于反向偏置,电源通过R1和VT1的集电极向VT2提供足够的基极电流,使VT2饱和导通。VT2的发射极电流在R2上产生的电压降又为VT4提供足够的基极电流,使VT4也饱和导通,所以输出端的电位为VY=0.3V,即Y=0。VT3基极电位即为VT2

集电极电位,VC2=UCE2+UBE4=0.3+0.7=1V,VT2发射极连接二极管VD2,VC2电位不足以使VT2、VD2导通,因此VT2截止。当外接负载后,流入VT4集电极的电流全部由外接负载门灌入,这种电流我们称之为灌电流。

(2)输入端A、B不全为1。当输入端A、B不全为1(约0.3V)时,VT1的基极电位VB1=0.3+0.7=1V,它不足以向VT2提供正向基极电流,所以VT2截止,以致VT

4也截止。VT2的集电极电位接近于+5V,VT3因而导通,所以输出端的电位为VY=5-R2IB3-UBE3-UD3。由于R2IB3电压很小,可以忽略不计,因此VY=5-0.7-0.7=3.6V,即Y=1。由于VT4截止,因此当外接负载后,UCC提供电流流向负载门,我们称之为拉电流。

由上述可得,TTL门电路具有“与非”逻辑关系,

由四个两输入TTL“与非”门构成的74LS00芯片,各引脚排列如图13.4.2所示。该芯片内各个逻辑门相互独立,功能相同,可以单独使用,也可组合使用,但共用电源线和接地线。图13.4.274LS00引脚排列图

2.电压传输特性

TTL“与非”门电压传输特性是指TTL“与非”门的输出电压Uo与输入电压Ui之间的关系,如图13.4.3所示。图13.4.3TTL“与非”门电压传输特性

3.主要参数

1)输出高电平电压UOH和输出低电平电压UOL

对于TTL“与非”门,输出高电平电压UOH≥2.4V,输出低电平电压UOL≤0.4V。

2)输入高电平电流IIH和输入低电平电流IIL

当只有一个输入端接高电平时,流入该输入端的电流称为输入高电平电流;当只有一个输入端接低电平时,从该输入端流出的电流称为输入低电平电流。

3)扇出系数No

扇出系数是指一个门电路能带同类门的最大数目,它表示带负载能力。对TTL门电路,通常No≥8。

4)平均传输延迟时间tpd

在“与非”门输入端加上一个脉冲电压,则输出电压延迟一定时间才会输出,如图13.4.4所示。输入延迟时间tpdi是指从输入脉冲上升沿的50%处起到输出脉冲下降沿的50%处止的时间段;输出延迟时间tpdo是指从输入脉冲下降沿的50%处起到输出脉冲上升沿的50%处止的时间段。tpdi和tpdo的平均值称为平均传输延迟时间tpd,即tpd=(tpdi+tpdo)/2。此值越小表示电路的开关速度越高,通常tpd在6~15ns图13.4.4输入、输出电压波形的传输延迟时间

13.4.3CMOS“与非”门电路

MOS门电路是在TTL门电路之后发展起来的,是一种由绝缘栅场效应晶体管组成的门电路,它功耗低,集成度高,抗干扰能力较强,但工作速度较慢。MOS门电路主要有N沟道

增强型NMOS、P沟道增强型PMOS和N、P沟道MOS共同构成的CMOS集成门电路。CMOS集成门电路包括反相器、“与非”门、“或非”门等。

图13.4.5所示为CMOS“与非”门电路。驱动管VT1、VT2是NMOS管,采用串联方式;负载管VT3、VT4是PMOS管,采用并联方式,A、B为输入端,Y为输出端。图13.4.5CMOS“与非”门电路

当输入端A、B输入全部为1时,驱动管VT1、VT2均导通,电阻值很低,负载管VT3、VT4均处于截止状态,电阻值很高,电源电压主要降落在负载管上,输出Y=0。

当输入端A、B输入有一个或全为0时,串联的驱动管截止,与输入对应的负载管导通,此时,负载管的电阻值较低,驱动管的电阻值很高,电源电压主要降落在驱动管上,输出Y=1,

由此得到

13.4.4三态门电路及应用

三态门同“与非”门电路略有不同,它除了可输出高电平和低电平外,还可输出第三种状态,即高阻状态(有时也称为禁止状态),三态输出门被记为TS门。

1.电路结构及其工作原理电路

图13.4.6是TTL三态输出“与非”门电路及其对应逻辑符号。与TTL门电路相比较,三态门多了一个二极管与输入端口E相连,此端口为控制端(也称作使能端),A、B称为输入端。图13.4.6TTL三态输出“与非”门电路及其逻辑符号

(1)当控制端E=1时,二极管VD截止,与VT1对应的发射极截止,此时三态门输出的状态取决于A、B输入端,与TTL的工作状态相同,因此可以实现“与非”的逻辑关系,即

(2)当控制端E=0时,二极管VD将VT2集电极电位钳位在1V,使VT3晶体管截止。无论A、B的输入状态如何,与使能端E对应的VT1发射极导通,均使VT1基极电位钳位在1V,故VT2和VT4晶体管截止,因此输出端Y开路,输出处于高阻状态。

2.三态门应用举例

在数字电路中,通常将三态门应用于计算机数据总线传输中,可实现用一条总线分时传送多路信号。如图13.4.7所示,总线可以分时采集不同端口的数据,当只有一个三态门打开处于工作状态,其余三态门均处于高阻状态时,总线将打开的三态门的数据传送出去,同理,轮流打开三态门就可以依次将数据上传到总线输出。图13.4.7三态门组成总线结构

13.5门电路的应用举例

1.“与”门控制电路图13.5.1是由“与”门组成的开关控制电路。该电路可作为信号传送过程中的开关控制电路。A为信号输入端,K为控制端,L为信号输出端。当控制端K为低电平时,“与”门被封锁,输入信号无法通过“与”门,“与”门输出端L为低电平;当控制端K为高电平时,“与”门解除封锁,输入信号可通过“与”门送至输出端。图13.5.1“与”门控制电路

2.门电路组成可变频率TTL振荡器

图13.5.2是由“非”门构成的可变频率TTL振荡器。电路由两个“非”门G1、G2及电阻R1、R2,电容C1、C2组成。工作原理如下:上电瞬间,脉冲电压作用在“非”门输入端,经门电路放大,串联耦合电路将形成正反馈,使门电路迅速达到稳定状态。在稳定状态下由于电容的充放电作用,经过一段时间后将改变某一“非”门的输入电平,串联耦合电路正反馈的作用又使电路迅速达到新的稳定状态,如此周而复始。图13.5.2可变频率TTL振荡器

3.CMOS双向三态驱动器

CMOS三态门双向传输电路如图13.5.3所示,当CMOS三态门F1或F2的控制端为高电平时,该门起传输作用,否则呈高阻状态。当C=1时,三态门F1接通,三态门F2处于高阻状态,信号由D端送至Q端;当C=0时,三态门F2接通,三态门F1处于高阻状态,信号由Q端送至D端图13.5.3CMOS三态门双向传输电路

13.6集成电路应用注意事项

1.电源使用集成电路对电源的要求较为严格,对于TTL电路,电源电压如果超过额定值将会损坏器件,如果低于额定值,器件的逻辑功能将不正常,因此含有TTL电路的数字电路中,电源电压应保持在额定值的波动范围内。CMOS门电路电源端不能接反,否则电路会因过流而导致损坏。

2.输入端的使用

(1)输入信号必须在额定值允许范围内,以免因过流而烧坏电路。

(2)对于多余输入端的处理。对于TTL集成门电路,可将不用的输入端悬空或接低电平,应以保证电路正常的逻辑关系和稳定的工作状态为前提;MOS集成门电路的多余输入端是绝对不允许悬空的(悬空相当于接高电平),应根据逻辑要求或接电源,或通过接地电阻接地,或与其他输入端相连接。

3.输出端的使用

在集成电路中,除三态门和OC门之外,门电路的输出端不允许并联,而且输出端不允许直接接电源或地,否则可能造成器件损坏。

13.7逻辑代数及其化简

逻辑代数也称为布尔代数,基于逻辑代数我们可以进行复杂的逻辑电路的分析和综合设计。逻辑代数是分析和设计逻辑电路的数学工具,在表示方法上,逻辑代数和普通代数是一样的,但是,逻辑代数中的变量取值只能为1或0两种相反的状态,表示变量之间的逻辑关系,这一点区别于我们学习过的普通代数。

13.7.1基本运算法则

在逻辑代数中最基本的三种运算是逻辑乘(“与”运算)、逻辑和(“或”运算)和求反(“非”运算)。根据以上三个基本运算,我们又可以推导出一些关于逻辑运算的法则。

1.逻辑运算的基本法则

2.逻辑代数的基本定律

由以上逻辑代数的基本运算法则可推导出如下基本定律。

(1)交换律:

(2)结合律:

(3)分配律:

(4)吸收律:

(5)反演律:

13.7.2逻辑函数的表示

任何一个具体的逻辑关系都可以写成某一输出变量与一组输入变量之间的函数形式,输出变量的值由各输入变量的取值确定,这种函数关系我们称之为逻辑函数。逻辑函数通常采用的表达形式有逻辑函数表达式、逻辑状态真值表、逻辑图和卡诺图等。不同形式的逻辑函数可以相互转换。

1.逻辑函数表达式

逻辑函数表达式由输入变量和输出变量,以及与”“或”“非”的运算进行表达。

1)常用的逻辑函数表达式

常用的逻辑函数表达式有:

在以上逻辑表达式中,输出变量为Y,输入变量为A、B、C,无反号的是原变量,有反号的称为反变量。

2)最小项

一个逻辑式中如果含有三个输入变量A、B、C,则三个输入变量相“与”可以构成八种组合形式,且每个输入变量都会以原变量或者反变量的形式出现一次,这种组合形式我们称为最小项。对于三变量逻辑函数而言,最小项的组合形式如下:

在式(13.7.2)中,输出变量由四个最小项相“或”得出。同理,如果有n个输入变量,可以组成2n个最小项。

2.逻辑状态真值表

将输入变量和输出变量的逻辑状态用表格的形式来表示,这种表示逻辑函数关系的形式称为逻辑状态真值表。

1)由逻辑函数表达式写出逻辑状态真值表

逻辑表达式为,表达式中含有三个输入变量A、B、C,输出结果用Y来表示。在真值表中共有输入变量的23种组合形式,将逻辑函数表达式中含有的最小项的状态代入逻辑式中,就可得到相应的逻辑状态真值表,如表13.7.1所示。

2)由逻辑状态真值表写出逻辑函数表达

在真值表中,取输出变量为1(或为0),列写逻辑表达式,表达式中输入变量以最小项的形式组合在一起,最小项之间是“或”的逻辑关系。最小项是真值表中输入变量的2n种组合,如果输入变量为1则记为原变量,如果为0则记为反变量。例如,根据表13.7.1可写出逻辑式为

3.逻辑图

逻辑图通常采用逻辑“与”门、“或”门、“非”门、“与非”门和“或非”门构成,在逻辑图中“与”门表示逻辑乘,“或”门表示逻辑加,“非”门表示求反运算,逻辑式可用逻辑图13.7.1来实现。

因为逻辑状态真值表由最小项构成,所以是唯一的。而逻辑函数表达式可以由最小项或者非最小项构成,因此逻辑函数表达式和逻辑图都不是唯一的。图13.7.1逻辑图

4.卡诺图

以输入变量的最小项按照一定的规律排列的方格图即为卡诺图,每个小方格代表一个最小项,因为最小项为2n个,所以卡诺图中也就包括了2n个小方格,卡诺图的小方格的数量由变量的个数来确定,因此卡诺图有二变量、三变量和四变量等,如图13.7.2所示。卡诺图的行和列分别代表了变量及其状态,在方格的排列中每个相邻的小方格有且仅有一种变量的状态是不同的。图13.7.2卡诺图

将式(13.7.2)表示的逻辑函数表达式转换成卡诺图,如图13.7.3所示。图13.7.3卡诺图

13.7.3逻辑函数的化简

同一个逻辑函数可以写成不同的函数关系式,复杂的逻辑函数关系式转化成的逻辑图往往比较复杂,为简化逻辑图需要先将逻辑函数表达式进行化简。逻辑函数式的化简主要有两种方法:一种是利用逻辑代数运算法则进行化简,另外一种是利用卡诺图进行化简。

1.逻辑代数运算法则化简

2.卡诺图化简

1)卡诺图化简原则

(1)将逻辑函数式以最小项的形式写入卡诺图中。在卡诺图中取值为1的相邻的小方格可以圈成矩形或者正方形,相邻的小方格可以是最上行和最下行或者最左列和最右列。

(2)圈的小方格个数要尽量多,包围圈的个数越少越好,圈入的小方格的数量必须是2n个,每次圈小方格时必须满足至少有一个未圈过的小方格出现。

(3)包围圈内消去最小项的不同状态变量,保留最小项的相同状态变量,对于2n个小方格可以消去n个变量。

2)应用卡诺图化简逻辑函数表达式

解将逻辑表达式中最小项分别填入卡诺图中,如图13.

7.3所示,并把相邻的两个1圈在一起,一共可圈三个包围圈。三个圈的最小项分别化简为

解卡诺图如图13.7.4所示,将相邻为1的小方格围成包围圈。式中A应在含有A的所有小方格内都填入1,与其他变量为何值无关,在卡诺图中即为上面的八个小方格。AB项的小方格在卡诺图中的最上面四个,但已经包含在A项内。同理,将表达式中其余两项BCD和BD也填入卡诺图小方格内。图13.7.4例13.7.5图

13.8组合逻辑电路的分析与设计

13.8.1组合逻辑电路的分析组合逻辑电路的分析流程如下:组合逻辑电路图→写出逻辑表达式→变换逻辑表达式→写出逻辑状态真值表→分析其逻辑功能下面根据组合逻辑电路的分析流程,结合实例进行分析。

例13.8.1分析图13.8.1所示组合逻辑电路的逻辑功能。图13.8.1例13.8.1图

解由逻辑图得到S1、S2、S3、Y端的输出逻辑表达式,将输入变量带到输出端,即可得到Y输出端的逻辑表达式:

Y逻辑表达式写成逻辑状态真值表,如表13.8.1所示。

由表13.8.1可知,若A、B输入状态相同,则输出为0;若A、B输入状态不同,则输出为1。这种组合逻辑电路即为“异或”门电路,逻辑关系称为“异或”。“异或”门逻辑符号如图13.8.1(b)所示。

如果在图13.8.1输出端再加一个“非”门,那么输出端表达式记为该逻辑表达式写成逻辑状态真值表,如表13.8.2所示。

由表13.8.2可知,若A、B输入状态相同,则输出为1;若A、B输入状态不同,则输出为0。这种逻辑关系称为“同或”。“同或”门逻辑符号如图13.8.1(c)所示。

13.8.2组合逻辑电路的设计

为了使设计的逻辑电路更加简单可靠,需要对设计要求进行分析,根据逻辑状态真值表写出逻辑函数表达式,化简表达式,完成组合逻辑电路的设计。

组合逻辑电路的设计流程如下:

逻辑电路设计要求→写出逻辑状态真值表→写出逻辑表达式→变换逻辑表达式→画出逻辑电路

例13.8.2设计一个含有两个加数的半加器逻辑电路。

解半加器能够实现几个1位的二进制数进行相加运算,且不考虑来自低位的进位,相加后的结果保存在本位及进位位上。本题两加数输入变量设为A、B,两变量相加后的结果保存在本位S和进位位C中。根据逻辑关系要求做逻辑状态表,如表13.8.3所示。

由表13.8.3写出逻辑状态表达式:

依据逻辑表达式画出逻辑图,如图13.8.2所示。图13.8.2半加器逻辑图和逻辑符号

两个1位二进制数相加,同时考虑来自低位进位,能实现该逻辑运算的电路称为全加器。全加器逻辑符号如图13.8.3所示。图13.8.3全加器逻辑符号

例13.8.3用门电路设计一个交通信号灯故障检测逻辑电路。交通信号灯有红灯A、黄灯B和绿灯C三种,正常工作时只有一个灯亮,如果灯全亮、全不亮或两个灯同时亮,则为故障状态。

解由题意分析其逻辑功能,三路交通信号灯设为A、B、C,输出状态检测结果设为Y。A、B、C输入状态为1,表示灯亮,为0表示灯灭;Y输出为1表示有故障,为0表示正

常。写出逻辑状态真值表,如表13.8.4所示。

由表13.8.4写出逻辑状表达式并利用卡诺图化简,得

如图13.8.4卡诺图化简后,逻辑函数表达式为

为了减少所用逻辑门数量,将该式变换为图13.8.4卡诺图化简

根据化简后的逻辑式画出逻辑图,如图13.8.5所示。发生故障时组合逻辑电路输出Y为高电平,晶体管导通,继电器KA通电,其触点闭合,故障指示灯HL灯亮。图13.8.5交通信号灯故障检测逻辑图

13.9常用的组合逻辑电路原理及应用

3.9.1编码器原理及应用在数字电路中,十进制数和文字不能用于信号的转换,通常将二进制代码按照一定的规律编排,使每组代码具有一个特定的含义,这个过程我们称为编码,能实现编码功能的逻辑电路称为编码器。编码器是一个多输入和多输出的组合逻辑电路,输入端信号经过二进制转换后编成N位二进制代码输出。如果输入端有X个输入信号,则经过编码器将转化成N位的二进制代码输出,且满足X≤2N,输入输出结构框图如图13.9.1所示。

1.二进制编码器

二进制编码器是将输入信号编成二进制代码的电路。N位二进制代码有2N种代码组合,所以N位二进制代码最多可以对2N个输入信号进行编码,通常称为2N/N线编码器,如4/2线编码器、8/3线编码器等。对于二进制编码器,按输出二进制位数也称为N位二进制编码器。下面以4/2线编码器为例来说明二进制编码器的工作原理。

(1)确定二进制代码的位数。

因输入的信号为4个,根据X≤2N原则4=22,因此可以确认输出的二进制编码位数为2位。

(2)列编码表。

表13.9.1列出了输入信号与对应的二进制代码的一一对应关系。值得注意的是,在4/2线编码中这种对应关系并非是唯一的,可以有多种人为的对应关系,本表仅列出其中一种。

(3)写出逻辑式并进行变换。

由编码表得

(4)画出逻辑图。

由逻辑式画出逻辑图,如13.9.2所示。

当I1=1,其余输入为0时,输出Y1Y0

=01;当I2=1,其余输入为0时,输出Y1Y0

=10;当I3=1,其余输入为0时,输出Y1Y0=11;当无输入,即输入全为0时,输出Y1Y0

=00。对于此4/2线编码来说,同一时间内有且仅有一个输入信号,如果有多个信号同时输入,在输出端会出现逻辑错误,为了避免该问题,又产生了更加先进的编码器电路,称为优先编码器。图13.9.2二进制编码逻辑电路

2.二十进制优先编码器

优先编码器是指在任何时刻允许同时输入两个以上的编码信号,在编码器中只按预先约定的优先级别对其中一个优先级别高的输入信号进行编码的编码器。例如,对于一个包括多输入的计算机系统,当有多台设备向主机发出中断请求时,计算机要首先识别这些请求信号的优先级别,按照次序依次编码再响应请求。

3.优先编码器的应用

编码器在生活中应用非常广泛,可以应用于抢答电路、病房呼叫系统和银行排队等候系统等公共服务中。下面以某病房呼叫系统为例加以说明。

病房内病床号为A、B、C,优先级别从高到低的顺序为A、B、C,在护士站显示的对应呼叫信号为Y2、Y1、Y0,可利用74LS14710/4线优先编码器实现该逻辑功能。图13.9.3病房呼叫系统优先编码电路

13.9.2译码器原理及应用

译码是编码的相反过程,译码器是一个多输入和多输出的组合逻辑电路,输入端是一组二进制代码,输出端得到的是对应的高、低电平信号,对应输入端的每一组代码有且仅有一个输出端为有效电平,其余输出端全为无效电平。如果输入端有N位二进制代码,输出端最多可有X个输出信号,满足X≤2N,输入输出结构框图如图13.9.4所示。图13.9.4译码器输入输出结构框图

1.二进制译码器

将具有特定含义的二进制输入代码按其原意翻译为相应的输出信号的电路,称为二进制译码器。常用的二进制译码器有2/4线译码器、3/8线译码器和4/16线译码器等。74LS138译码器是较常用的3/8线译码器,其逻辑电路和逻辑符号如图13.9.5所示。图13.9.574LS138译码器逻辑电路和逻辑符号图13.9.6两片74LS138译码器扩展成4/16线译码器的逻辑图

2.二十进制显示译码器

在数字电路中,为了使计算结果能够实时显示或便于人为读取,通常需要将数字量用十进制数码显示出来,这就需要数字显示电路。数字显示电路用译码电路把二进制译成十进制字符,再通过驱动显示电路由显示器显示出来。常用显示器有液晶显示器、半导体数码管、荧光数码管和辉光数码管等,下面介绍半导体数码管。

1)半导体数码管

如图13.9.7所示,半导体数码管中含有七个发光二极管LED,它将十进制数码分成七个字段,每段为一个发光二极管。半导体数码管中七个发光二极管有共阴极和共阳极两种接法,如图13.9.8所示。在共阴极接法中,每个字段接高电平时二极管才能发光;反之,在共阳极接法中,每个字段接低电平时二极管才能发光。在使用时,每个二极管都要串接限流电阻。图13.9.7半导体数码管图13.9.8半导体数码管两种接法

2)七段显示译码器

七段显示译码器的功能是把“8421”二十进制代码译成对应于数码管的七个字段信号,驱动数码管显示出相应的十进制数码。常用的显示译码器有74LS247(共阳)、74LS248(共阴)、CC4511(共阴)等。下面主要介绍74LS2