《电工电子技术及应用》课件-第14章

第14章触发器和时序逻辑电路14.1双稳态触发器14.2寄存器14.3计数器14.4555定时器原理及应用习题14

14.1双稳态触发器14.1.1基本RS触发器基本RS触发器是构成各种功能触发器的基本单元,图14.1.1是基本RS触发器的逻辑电路及逻辑符号。Q、Q是触发器的输出端,Qn称为原态,Qn+1称为新态或次态;SD称为置位端(也称为置“1”端),RD称为复位端(也称为置“0”端)。基本RS触发器有两种稳定的状态:当Q=0时,称为0态或复位状态;当Q=1时,称为1态或置位状态。图14.1.1基本RS触发器

基本RS触发器的逻辑功能如下。

(1)RD=1,SD=0时:

此时无论Qn的状态如何,G1门输出Qn+1=1,G1门输出反馈到G2门输入端,使G2门输出Qn+1=0,此时触发器输出被置1。

(2)RD=0,SD=1时:

RD=0时,无论Qn的状态如何,G2门输出Qn+1=1,G2门输出反馈到G1门输入端,使G1门输出Qn+1=0,此时触发器输出端被置0。

(3)RD=1,SD=1时:

设触发器输出端Qn=1,此时G2门输出Qn+1=0,G2门输出反馈到G1门输入端,使G1门输出Qn+1=1。

设触发器输出端Qn=0,此时G2门输出Qn+1=1,G2门输出反馈到G1门输入端,使G1门输出Qn+1=0。

由上面的分析可知,Qn+1

的状态与Qn的状态相同,此时触发器输出端进行状态保持。

(4)RD=0,SD=0时:

此时G1、G2门输出均为1,不符合触发器的逻辑互补关系,当RD、SD同时从0跳变为1时,由于逻辑门动作延迟时间不同,触发器Qn+1可能为1,也可能为0,无法确定,因此触发器的输出状态不定,所以要禁止这种状态的出现。

基本RS触发器的逻辑状态功能表如表14.1.1所示。

图14.1.2为基本RS触发器的工作波形图,输出端Q的初始状态为0。图14.1.2基本RS触发器工作波形图

14.1.2可控RS触发器

在基本RS触发器的基础上加上一部分引导电路,就构成可控RS触发器,其逻辑电路和逻辑符号如图14.1.3所示。

Q、Q是触发器的输出端,Qn称为原态,Qn+1称为新态或次态;R、S为信号输入端;CP为时钟脉冲信号,是用来控制触发器翻转的一种控制命令;RD、SD为异步复位端和异步置位端,可用于直接给输出端Q赋值,不用时使RD=1,SD=1。

触发器输出端Q的状态,不仅取决于R和S的状态,还要考虑时钟脉冲CP的状态。图14.1.3可控RS触发器

结合功能表14.1.2,根据给定的时钟脉冲CP波形,不难分析出可控RS触发器的工作波形,如图14.1.4所示。图14.1.4可控RS触发器的工作波形图

14.1.3JK触发器

在双稳态触发器中,JK触发器是比较重要的一种触发器,图14.1.5是JK触发器的逻辑电路和逻辑符号。RS触发器分别构成JK触发器的主触发器和从触发器,时钟脉冲CP通过“非”门控制主、从触发器动作,构成主从式结构。

下面分析JK触发器的逻辑功能。

(1)J=0,K=0时:

设触发器的初始状态Q=0,当CP=1时,主触发器动作且输出状态保持不变,从触发器锁死;当CP=0时,主触发器锁死,从触发器输入即为主触发器输出,Q主=0,Q主=1,因此JK触发器的输出状态保持不变。同理,当初始状态Q=1时,输出状态仍然保持。

(2)J=1,K=1时:

设触发器的初始状态Q=0,当CP=1时,主触发器输出翻转为1态,从触发器锁死;当CP=0时,主触发器锁死,从触发器动作,从触发器的输入即为主触发器输出,Q主=1,Q主=

0,因此,从触发器输出翻转为1态,即Q=1。如果触发器的初始状态Q=1,同理可得,主从触发器输出都将翻转为0态。由以上分析可得,当J=1,K=1时,JK触发器具有计数功能。

(3)J=1,K=0时:

设触发器初始状态Q=0,当CP=1时,主触发器输出翻转为1态,从触发器锁死;当CP=0时,主触发器锁死,从触发器输出Q翻转为1态。如果触发器初始状态Q=1,当CP=1时,主触发器输出状态保持;当CP=0时,从触发器也保持输出状态不变,即Q=1。

(4)J=0,K=1时:

设触发器初始状态Q=0,当CP=1时,主触发器输出状态保持;当CP=0时,从触发器也保持输出状态不变,即Q=1。如果触发器初始状态Q=1,当CP=1时,主触发器输出翻

转为1态;当CP=0时,从触发器输出翻转为0态。

由以上分析可得主从型JK触发器的逻辑功能表,如表14.1.3所示。

例14.1.1已知主从型JK触发器输入端J、K的波形,如图14.1.6所示,画出输出端的波形图。设触发器输出端初始状态为0。图14.1.6例14.1.1图

解如图14.1.6所示,在作图时应画出所有时钟脉冲的下降沿,当CP=0时,从触发器动作之后JK触发器才会产生输出,输出端Q的状态取决于下降沿到来的前一个瞬间输入端的状态。在时钟脉冲CP的一个周期里,输出端Q保持同一状态。图14.1.6例14.1.1图

14.1.4D触发器

触发器除前面介绍的主从型以外,应用较广的还有边沿触发器,由于触发器的状态的翻转只取决于时钟脉冲的上升沿或下降沿的一瞬间输入信号的状态,与其他时刻的输入信号状态无关,因此提高了触发器的抗干扰能力。边沿触发器有TTL维持阻塞型触发器、利用CMOS传输门触发器和利用传输延迟时间的边沿触发器。而D触发器多半是边沿结构类型。这里主要介绍应用较多的维持阻塞型D触发器,该触发器的逻辑电路和逻辑符号如图14.1.7所示,下面分析其逻辑功能。图14.1.7维持阻塞型D触发器

(1)D=0时:

当CP=0时,“与非”门G3、G4和G6输出均为1,G5门输入端全1使输出为0,由于G3、G4门的输出即为基本RS触发器的输入,故触发器输出端状态保持。当CP=1,“与非”门G6、G3和G5保持原来状态不变,G4门输入端全1,输出为0,并反馈至G6的输入端,使G6门锁死,由于G3、G4门的输出即为基本RS触发器的输入,故触发器输出端状态为0。

(2)D=1时:

当CP=0时,“与非”门G3、G4输出为1,G6输出为0,G5输出为1,此时触发器的状态不变。当CP=1时,G3输出为0,反馈到G4使G4门输出状态仍为1,故触发器输出端状态为1。

由以上分析可知,维持阻塞型D触发器具有在时钟脉冲上升沿触发的特点。在逻辑符号中,仅有“>”符号连接CP信号。其逻辑功能如表14.1.4所示。

例14.1.2将D触发器功能用JK触发器来实现。

解由D触发器和JK触发器的逻辑功能表可知,只要去掉JK触发器的功能保持和计数功能即可实现D触发器的功能,同时注意到JK触发器输入端D置0和置1时,J和K的

状态相反,因此画出功能转换逻辑图如图14.1.8所示。图14.1.8例14.1.2图

14.2寄存器

寄存器存、取数据的方式有串行和并行两种,所谓串行指N位数码的存入或取出是通过寄存器的一个输入端或输出端存入或取出,所谓并行指N位数码的存入或取出是在寄存器中对应N个输入或输出端同时存入或取出。寄存器常分为数码寄存器和移位寄存器两种,它们的区别在于有无移位功能。

14.2.1数码寄存器

数码寄存器是存储二进制数码、运算结果或指令等信息的逻辑部件。如图14.2.1所示,由四个D触发器组成的4位二进制数码寄存器,d

0~d3是数据输入端。

存取指令的过程:在存入数码指令之前首先将触发器清零,使触发器Q

0~Q3输出端数据为0000。当寄存指令到来时,d0~d3同时被存入D

0~D3中,当寄存指令消失后,寄存器中存入的数码保持不变。当取数指令到来时,d

0~d3同步被传送至Q

0~Q3的输出端,此时输出端Q

0~Q3为d0~d3。

图14.2.1的数码寄存器中,数码在存、取指令下是同步存入和同步取出的,这种寄存数码的方式称为并行数码寄存器。

图14.2.1D触发器组成的数码寄存器

14.2.2移位寄存器

移位寄存器不仅能寄存数码,还能在移位脉冲指令的作用下使寄存器中的各位数码依次向左或向右移动1位。按照代码移动方向可以分为单向和双向移位寄存器。移位寄存器通常是由JK触发器以及D触发器来构成。

1.单向移位寄存器

如图14.2.2为D触发器组成的4位右移寄存器。数据从左端输入,根据时钟脉冲的上升沿触发,将高位到低位数据依次向右移动并保存在寄存器中,这种输入方式称为串行输入,如果数据从输出端在时钟脉冲作用下依次输出也称为串行输出。图14.2.24位右移寄存器

下面对移位寄存器的工作状态进行分析。

首先在RD端加负脉冲使各触发器清零。设待存数据为1010,当第一个时钟脉冲上升沿到来瞬间,四个D触发器输出端Q0=1,Q1=D1=Q0=0,Q2=D2=Q1=0,Q3=D3=Q2=0;当第二个时钟脉冲上升沿到来瞬间,Q0=0,Q1=D1=Q0=1,Q2=D2=Q1=0,Q3=D3=Q2=0,以此类推得到右移寄存器的状态转换表,如表14.2.1所示。

由表14.2.1可知,经过四个移位脉冲,输入数据1010将全部被移进寄存器中。寄存器的输出端Q0~Q3经四个移位脉冲后的输出波形如图14.2.3所示。图14.2.34位右移寄存器工作波形

2.双向移位寄存器

74LS194型移位寄存器为4位双向移位寄存器,其功能引脚和逻辑符号如图14.2.4所示。图14.2.474LS194型双向移位寄存器

例14.2.1应用一片74LS194设计一个4位循环流水彩灯。

解首先使RD=1,S1=1,S0=1,令D0D1D2D31000,外加时钟脉冲使输出端Q0Q1Q2Q3=1000;当S1=0,S0=1时,将使74LS194处于右移数据输入状态,将DSR与Q0

相连,外加时钟脉冲信号,使输出端Q0Q1Q2Q3循环依次出现高电平,发光二极管点亮,实现循环流水彩灯控制。电路图如图14.2.5所示。图14.2.5例14.2.1图

14.3计数器

14.3.1同步计数器同步计数器是计数器内部所有触发器的时钟脉冲输入端都连接到同一个时钟脉冲上,各触发器的翻转与时钟脉冲同步,同步计数器的工作速度较快,工作频率也较高。

1.二进制同步计数器

用四个主从型JK触发器构成计数器,根据4位二进制计数器的状态转换表14.3.1可得各JK触发器输入端J、K的逻辑关系如下:

(1)触发器F0,每来一个计数脉冲就翻转一次,故J0=K0=1;

(2)触发器F1,在Q0=1时再来一个计数脉冲才能翻转,故J1=K1=Q0;

(3)触发器F2,在Q1=Q0=1时再来一个计数脉冲才能翻转,故J2=K2=Q1Q0;

(4)触发器F3,在Q2=Q1=Q0=1时再来一个计数脉冲才能翻转,故J3=K3=Q2Q1Q0。

由以上逻辑关系式可得4位同步二进制加法计数器逻辑电路,如图14.3.1所示。

当输入第十六个计数脉冲时,计数器又将返回起始状态0000,因此4位同步二进制计数器能计的最大十进制数为15。n位二进制同步计数器能计的最大十进制数为2n-1。超出这个数值计数器将会“溢出”。图14.3.14位同步二进制加法计数器逻辑图

根据4位同步二进制加法计数器在时钟脉冲作用下的状态转换,可画出其时序图,如图14.3.2所示。若输入时钟脉冲频率为f,Q0、Q1、Q2、Q3输出的波形频率分别是时钟脉冲频率的1/2、1/4、1/8、1/16,计数器的这种分频功能通常称为分频器。同步二进制计数器常用于数字电路中做分频器和地址码发生器。图14.3.24位同步二进制加法计数器时序图

常用的4位同步二进制加法计数器是74LS161,其引脚排列和逻辑符号如图14.3.3所示。图14.3.374LS161型4位同步二进制加法计数器

EP、ET为计数控制端,当两者或其中之一为低电平时,计数器保持原态,当两者均为高电平时,计数。

LD为同步并行置数控制端,低电平有效。RCO为进位输出端,高电平有效。表14.3.2是74LS161型4位同步二进制计数器功能表。

2.十进制同步计数器

生活中我们习惯于用十进制数来计数,因此在数字电路的计数器设计中,可用四个触发器设计一个十进制计数器,我们可将4位二进制数的前十种状态即0000~1001表示十进制数0~9十个数字符号,后面的1010~1111六种状态不用。当计数器来第十个脉冲瞬间,计数器从1001状态跳转到0000,每来十个脉冲就循环一次。十进制加法计数器状态表如表14.3.3所示。

与4位同步二进制加法计数器相比较,十进制同步加法计数器在第十个脉冲不是由1001跳变为1010,而是跳变为0000,当十进制计数器由四个JK触发器构成时,可见J、K端的逻辑关系如下:

(1)F0触发器,每来一个计数脉冲就翻转一次,故J0=K0=1;

(2)F1触发器,在Q0=1时再来一个计数脉冲才能翻转,而在Q3=1时不能翻转,故J1=Q0Q3,K1=Q0;

(3)F2触发器,在Q0=Q1=1时再来一个计数脉冲才能翻转,故J2=K2=Q0Q1;

(4)F3触发器,在Q0=Q1=Q2=1时再来一个计数脉冲才能翻转,并来第十个脉冲时由1翻转为0,故J3=Q0Q1Q2,K3=Q0。

由以上逻辑关系式可得4位同步十进制加法计数器逻辑电路,如图14.3.4所示。图14.3.44位同步十进制加法计数器

根据十进制加法计数器在时钟脉冲作用下的状态转换,可画出其时序图,如图14.3.5所示。图14.3.54位同步十进制加法计数器时序图

74LS160是常用的十进制计数器,其逻辑功能与74LS161相似,逻辑符号如图14.3.6所示。图14.3.674LS160逻辑符号

14.3.2异步计数器

当组成计数器的各触发器触发脉冲CP并非全部连接到同一个时钟脉冲上时,称为异步触发,由异步触发脉冲构成的计数器,称为异步计数器。

1.异步二进制加法计数器

由四个主从型JK触发器来组成4位异步加法计数器,时钟脉冲不是同时加到各个触发器的CP端,而只是加到最低位触发器,其他各位触发器则由相邻低位触发器输出的进位脉

冲来触发,这种连接方式构成的计数器称为4位异步二进制加法计数器。其逻辑图如图14.3.7所示。图14.3.74位异步二进制加法计数器

当第一个时钟脉冲下降沿到来瞬间,F0触发器翻转使Q0=1,F1~F3触发器因不满足脉冲下降沿的翻转条件,故输出端Q1~Q3保持原态不变,Q0Q1Q2Q3=1000;当第二个时钟脉冲下降沿到来瞬间,F0触发器翻转使Q0=0,由于Q0输出信号即为F1触发器时钟脉冲输入,因此F1满足触发条件发生翻转,Q1=1,F2、F3触发器因不满足脉冲下降沿的翻转条件,故输出端Q2、Q3保持原态不变。根据以上规律,可以分析得到,当第16个脉冲到来瞬间,四个触发器从低位到高位依次输出下降沿信号,各触发器输出端全部为0。4位二进制异步加法器工作时序图如图14.3.8所示。图14.3.84位异步二进制加法计数器时序图

2.异步十进制加法计数器

图14.3.9是74LS290型异步二五十进制加法计数器,可实现不同进制的异步计数功能。其逻辑功能表如表14.3.4所示。图14.3.974LS290型二五十进制计数器

图14.3.10是74LS290型计数器功能引脚图和逻辑符号。图14.3.1074LS290型计数器功能引脚图和逻辑符号

14.3.3集成计数器芯片的应用

集成计数器具有功耗低、体积小和使用灵活等特点,因此在小型数字电路中得到了较为广泛的应用,常用集成计数器如表14.3.5所示。

下面我们介绍一些集成计数器如74LS161、74LS160和74LS290型等计数器的应用,以及使用集成计数器构成任意进制计数器或作为分频器和信号发生器来使用。

1.任意进制计数器

构成不同进制计数器的集成计数器间可以有不同的连接方式,比较常用的有级联法、清零法、置数法等。

1)级联法

由两片以上计数器芯片连接到一起构成任意进制计数器,芯片之间的连接方式称为级联。

例14.3.1用两片74LS161型4位二进制加法计数器,采用同步级联方式构成8位二进制同步加法计数器。

解第一片与第二片74LS161的CP连接到一起,因此为同步接法。第一片的进位输出端接第二片ET和EP,构成8位输出计数器,当第一片ET、EP与第一片和第二片同步并行置数控制端接高电平时,每来一个计数脉冲便计一次数,最大计数值可达28。具体逻辑电路如图14.3.11所示。图14.3.11例14.3.

例14.3.2用两片74LS290二五十进制加法计数器采用异步级联方式构成100进制加法计数器。

解第一片74LS290的CP0与输入计数脉冲相连,第一片和第二片CP1分别与计数器输出端Q0相连,实现十进制计数功能,第二片CP0与第一片Q3相连,当第一片Q3输出端

出现从1到0的跳变时,第二片满足触发条件开始计数,计数器计数值为0001。组成的计数器最大计数值为10×10=100。具体逻辑电路如图14.3.12所示。图14.3.12例14.3.

2)清零法

将计数器的输出端与其清零端相连形成反馈,当输出端输出结果使清零端置0时,计数器的输出端将会被瞬间清零,当下一个时钟脉冲来临时,计数器将重新开始计数,用此种方

法可以构成低于计数器计数值的任意进制计数器,也可以通过不同型号计数器芯片级联来构成不同进制计数器。清零法包括同步清零法和异步清零法,同步清零法适用于含有同步清零端的集成计数器,异步清零法适用于含有异步清零端的集成计数器。将输出端通过门电路与清零端相连,当输出端满足跳转条件时,同步或异步清零端使输出端全部清零,在脉冲作用下重新开始计数。

例14.3.3用74LS161型4位二进制加法计数器组成六进制加法计数器。

解组成六进制加法计数器,输出端从0000在脉冲作用下开始计数,由于74LS161型计数器含有异步清零端,因此输出端Q2Q1与清零端RD相连。输出端状态变化如下:

具体逻辑电路如图14.3.13所示。图14.3.13例14.3.

例14.3.4用两片74LS160组成48进制计数器。

解把两片74LS160采用同步级联的方式构成100进制计数器,然后可用异步清零法再构成48进制计数器,具体逻辑电路如图14.3.14所示。图14.3.14例14.3.

3)置数法

计数时首先从某一个数值开始,可以是集成计数器在计数值范围的任何一个值,当N个脉冲输入之后,计数器便重置又开始重新计数,形成N进制计数器。

置数法有同步置数法和异步置数法,分别适用于具有同步并行置数控制端和异步并行控制端的集成计数器。将输出端通过门电路与置数控制端相连,当输出端满足跳转条件时,同步或异步置数控制端将输入端数据输入,在脉冲作用下开始计数。

例14.3.5试将74LS160型同步十进制集成计数器改接成七进制计数器。

解若预置数D3D2D1D0设为0011,那么74LS160型计数器将会从0011开始计数,计数制为七进制计数器,当第七个时钟脉冲到来瞬间,由于进位输出端RCO与置数端LD通过“非”门相连,输出端Q3Q2Q1Q0将会从1001跳变为0011,在输入脉冲的作用下又开始循环计数,即

具体逻辑电路如图14.3.15所示。图14.3.15例14.3.

2.组成分频器

将高频率的输入信号变换为低频率输出信号的过程称为分频。利用集成计数器可将高频信号分成1/2n频率信号输出n为正整数(),因此可利用集成计数器组成分频器。

例14.3.6某石英晶体振荡器输出脉冲信号的频率为65536Hz,用74LS161型十进制计数器组成分频器,将其分频为1Hz频率脉冲信号,试设计该分频器电路。

解由振荡器输出脉冲信号的频率为65536Hz可知,65536=216,因此输入频率经过16级二分频即可得到输出为1Hz频率脉冲信号。利用四片74LS161型集成计数器,从低位到高位共16位,并从最高位输出即可,分频器电路如图14.3.16所示。图14.3.16例14.3.

3.组成序列信号发生器

在数字电路的信号传输和数字系统测试中,经常需要用到一组特定的串行数字信号,通常把这组特定的数字信号称为序列信号。产生序列信号的电路称为序列信号发生器。序列信号发生器一般可由集成计数器和数据选择器组成,也可以单独使用集成计数器和“与非”门等逻辑门电路实现。

例14.3.7试用一片74LS161型4位二进制计数器和一片74LS151型8选1数据选择器组成一个11101001的8位序列信号发生器。

解该序列信号发生器可由74LS161计数器的低三位Q2~Q0输出端与74LS151数据选择器的地址输入端A2~A0端一一对应相连,74LS161计数器在时钟脉冲作用下依次计数并输出,输出数据使74LS151数据选择器选择不同输入数据D0~D7在Y端输出,在时钟脉冲的输入下不断输出11101001数字信号。输出的数字信号序列只与74LS151数据选择器的输入数据有关,变换输入数据D0~D7即可变换输出的序列。连接电路图如图14.3.17所示。图14.3.17例14.3.

4.计数器在彩灯电路中的应用

图14.3.18为声控变色彩灯电路,该电路能随着音乐节奏不断变换灯光色彩,可作为歌舞厅的装饰灯。该声控变色彩灯电路由电源电路、声控电路、压控振荡器和控制电路等组成。

电源电路有降压电容C1、限流电阻R1、稳压二极管VDZ、整流二极管VD和滤波电容C2组成。声控电路由话筒BM、电阻R2~R4、电容C3和晶体管VT1组成。压控振荡器由晶体管VT2、单结晶体管VT3、电位器RP(调节RP阻值,可改变彩灯发光色彩变化的速度)、电阻R5~R8以及电容C4、C5组成。彩灯控制电路由电阻R9~R12、电容C6、同步加法计数器集成电路IC1(CD4520)、晶体管VT4~VT6、晶闸管VS1~VS3组成。图14.3.18声控变色彩灯电路

14.4555定时器原理及应用

555定时器是一种应用十分广泛的混合中规模集成电路。该定时器成本低,性能可靠,只需要外接少量元器件,就可以构成单稳态触发器、施密特触发器和多谐振荡器等脉冲产生与变换电路。555定时器常应用于仪器仪表、家用电器、电子测量和自动控制等方面。

目前生产的定时器有双极型(NE555、5G555等)和CMOS(CC7555等)两种类型。它们的结构及工作原理基本相同。双极型定时器具有较大的驱动能力。CMOS定时器具有功耗低、输入阻抗高等优点。555定时器的电源电压范围宽,输出驱动电流约为200mA,因而其输出可与TTL、CMOS或者模拟电路电平兼容。NE555的实物外形结构如图14.4.1所示。图14.4.1NE555实物图

14.4.1555定时器的结构及原理

555定时器的内部结构与符号如图14.4.2所示。

555定时器主要由三个5kΩ串联电阻,两个电压比较器C1、C2,一个RS触发器、一个“与非”门、一个缓冲器和一个放电管VT1构成。图14.4.2555定时器的内部结构与符号

14.4.2555定时器构成的单稳态电路

图14.4.3是由555定时器构成的单稳态触发器。由555定时器构成的单稳态电路有一个稳定状态和一个暂稳状态。在外来的负触发脉冲作用下,输出能够由稳定状态“0”翻转到暂稳状态“1”。并且暂稳状态维持一段时间后,能自动返回到稳定状态。这段暂态时间由555定时器外接的电阻R和电容C参数决定。图14.4.3单稳态触发器

14.4.3555定时器构成的多谐振荡器

图14.4.4是由555定时器构成的多谐振荡器。由555定时器构成的多谐振荡电路为无稳态电路,即有两个暂态,暂态“0”和暂态“1”。暂态时间由555定时器外接的电阻R1、R2和电容C参数决定。图14.4.4多谐振荡器

由此可见,电容在不断充放电时,555定时器的输出端输出周期性矩形波。

暂态“1”维持时间计算:通过分析可知,电容上电压由(1/3)UCC充到(2/3)UCC时,电路维持暂态“1”,根据RC电路充电过程的三要素公式,可得

暂态“0”维持时间计算:同样分析可知,电容上电压由(2/3)UCC放电到(1/3)UCC时,电路维持暂态“0”,根据RC电路充电过程的三要素公式,可得

振荡周期:

14.4.4555定时器构成的实用电路举例

1.楼道触摸延时灯

图14.4.5为由555定时器构成的楼道触摸延时灯。555定时器接成单稳态电路。

不需要开灯的时候,触摸片P上没有感应电压。电容C1通过555定时器的7脚放电完毕,3脚输出低电平,继电器KS线圈无电,常开触点不动作,电灯不亮。图14.4.5楼道触摸延时灯

需要开灯的时候,用手触摸一下触摸片P,人体感应的杂波信号电压通过电容C2加到555定时器的2脚,相当于给2脚一个触发信号,555定时器进入暂态,3脚输出由低电平变

为高电平,此时继电器KS线圈得电,常开触点闭合,电灯被点亮。由于555定时器工作在单稳态,此时即使是人手离开触摸片P,亦不会影响3脚输出的高电平,电灯不会熄灭。当经过了1.1RPC1的时间后,555定时器暂态结束,3脚输出变回低电平,使得继电器KS失电,电灯熄灭。调节滑线变阻器RP的参数,即可改变灯持续发光的时间。

2.盆花缺水检测器

图14.4.6为由555定时器构成的盆花缺水检测器,当检测到盆花中的花卉缺水时,检测器就会发出闪光信号,提醒人们要给花卉浇水。555定时器接成多谐振荡器。图14.4.6盆花缺水检测器

3.汽车空气清新器

图14.4.7为由555定时器构成的汽车空气清新器,将汽车+12V直流电压变换为3000V高压,使空气电离产生大量负离子,从而改善空气质量。555定时器一个做定时用,一个做高频振荡用。图14.4.7汽车空气清