数字逻辑知到智慧树章节测试课后答案2024年秋烟台大学

数字逻辑知到智慧树章节测试课后答案2024年秋烟台大学绪论单元测试

计算机的五大组成部分是（）、（）、（）、输入设备和输出设备。

A:存储器B:控制器C:运算器D:硬盘

答案:存储器；控制器；运算器数字逻辑课程是计算机专业的一门学习硬件电路的专业基础课。

A:错B:对

答案:对计算机的运算器是能够完成算术和逻辑运算的部件，逻辑运算比如与运算。

A:对B:错

答案:对

第一章单元测试

与二进制数1101011.011对应的十六进制数为（）

A:73.3B:53.3C:6B.3D:6B.6

答案:6B.6与二进制数101.011等值的十进制数是（）

A:5.175B:3.625C:5.375D:5.675

答案:5.375（17）10对应的二进制数是（）

A:10001B:101111C:10011D:10110

答案:10001数字电路中用“1”和“0”分别表示两种状态,二者通常无大小之分

A:错B:对

答案:对格雷码具有任何相邻码只有一位码元不同的特性

A:对B:错

答案:对以下代码中为无权码的为()

A:8421BCD码B:格雷码C:5421BCD码D:余三码

答案:格雷码；余三码十进制数25用8421BCD码表示为（

）

A:11001B:00100101C:11010D:10101

答案:00100101BCD码1001对应的余3BCD码是（）

A:1011B:1010C:1100D:1000

答案:11008421BCD码001001010100转换成十进制数为（）

A:254B:1124C:252D:1250

答案:254

第二章单元测试

在何种输入情况下，“或非”运算的结果是逻辑0

A:全部输入是0B:任一输入为1C:全部输入是1D:任一输入为0，其他输入为1

答案:任一输入为1一个两输入端的门电路，当输入为1和0时，输出不是1的门是（）

A:异或门B:与非门C:或非门D:或门

答案:或非门求一个逻辑函数F的对偶式，可将F中的（

）。

A:常数中“0”换成“1”，“1”换成“0”B:原变量换成反变量，反变量换成原变量C:“·”换成“+”，“+”换成“·”D:变量不变

答案:常数中“0”换成“1”，“1”换成“0”；“·”换成“+”，“+”换成“·”；变量不变对于一个逻辑函数而言，任意两个最小项之积为（）。

A:1B:4C:2D:0

答案:0下列等式正确的是（）

A:AB+AB´=A+BB:A(AB)´=A+B´C:A+AB+B=A+BD:A(A+B+C)´=B´C´

答案:A+AB+B=A+B用公式法化简逻辑函数Y=AB(A+B'C)最简与或式为（）

A:ABB:ACC:A'BD:BC

答案:AB用公式法化简函数为最简与或式F=A+C+B'+A'BC'

A:A+BC'B:1C:AD:A+B'

答案:1逻辑函数的表示方法中具有唯一性的是()

A:逻辑图B:卡诺图C:真值表D:表达式

答案:真值表当变量A、B、C

取值为101时，下列三变量函数最小项中等于

1的是

A:m3B:m1C:m5D:m7

答案:m5逻辑函数Y(A,B,C,D)=∑m(0,1，2,3，4,6,8，9,10,11，14)的最简与或式为（）

A:B'+CD'B:B'+CD'+ADC:B'+A'D'D:B'+CD'+A'D'

答案:B'+CD'+A'D'逻辑函数Y(A,B,C,D)=∑m(3,5,6,7,10)+∑d(0,1,4,8)的最简与或式为（）

A:A'+B'D'B:A'+B'CD'C:A'B'D'D:A'

答案:A'+B'D'函数Y=B'+A中，包含的最小项个数为

(

).

A:1B:3C:4D:2

答案:3

第三章单元测试

将与非门当做反相器使用时各输入端连接的方法是(

)。

A:选一个输入端作为输入，其余的输入端接高电平B:各输入端并接作为输入C:选一个输入端作为输入，其余的输入端接低电平D:选一个输入端作为输入，其余的输入端悬空

答案:选一个输入端作为输入，其余的输入端接高电平；各输入端并接作为输入三态输出门的输出端可以出现(

)3种状态。

A:高电平B:高阻C:低阻D:低电平

答案:高电平；高阻；低电平按集成度可以把集成电路分为(

)

集成电路。

A:超大规模(VLSI)

B:大规模(LSI)C:小规模(SSI)D:中规模(MSI)

答案:超大规模(VLSI)

；大规模(LSI)；小规模(SSI)；中规模(MSI)

基本逻辑门是

(

)。

A:非门B:或门C:与门D:异或门

答案:非门；或门；与门正逻辑关系是指(

)。

A:用1表示高电平，用0表示低电平B:用0表示高电平，用1表示低电平C:用A表示高电平，用B表示低电平D:用L表示高电平，用H表示低电平

答案:用1表示高电平，用0表示低电平为实现数据传输的总线结构，要选用(

)门电路。

A:异或门B:与非门C:或非门

D:三态门

答案:三态门

第四章单元测试

下列电路中，不属于组合逻辑电路的有(

)。

A:全加器B:数据选择器C:寄存器D:计数器

答案:寄存器；计数器组合逻辑电路在电路结构上的特点是(

)。

A:可以有触发器B:不含存储单元C:不含反馈电路D:只含有门电路

答案:不含存储单元；不含反馈电路；只含有门电路对一个3线-8线译码器正确的叙述是(

)。

A:它有3个主要输入端B:它是二进制译码器C:同一时间只有一个输出端是有效的D:它有8个主要输入端

答案:它有3个主要输入端；它是二进制译码器；同一时间只有一个输出端是有效的组合逻辑电路的特点有(

)。

A:任何时刻的输出，仅与当时的输入状态组合有关，与电路过去的状态无关B:不具有“记忆”功能C:具有“记忆”功能D:任何时刻的输出，与当时的输入状态组合及电路过去的状态有关

答案:任何时刻的输出，仅与当时的输入状态组合有关，与电路过去的状态无关；不具有“记忆”功能输出高电平有效的4线—16线译码器的输入,ABCD=1010时，输出Y15～Y0=(

)。

A:0000010000000000B:0000000000001010C:0000000000100000D:1010000000000000

答案:00000100000000004位二进制译码器，其输出端个数为()

A:10B:4C:8D:16

答案:164选1数据选择器的地址输入为A1、A0，数据输入为D0、D1、D2、D3，若用它实现逻辑函数F=A+B，且A、B作地址输入量，则要求数据输入端D0D1D2D3为(

)

A:0001B:0111C:0000D:1111

答案:0111一位数据比较器，若A、B为两个一位数码的表示变量，当A>B时输出Y=1，则输出Y的表达式为Y=(

)

A:AB'B:A'BC:A’B+AB’D:A+B

答案:AB'对于普通编码器和优先编码器下面的说法正确的是（）

A:普通编码器允许输入多个编码信号，优先编码器只允许输入一个编码信号B:普通编码器只允许输入一个编码信号，优先编码器允许输入多个编码信号C:普通编码器和优先编码器都只允许输入一个编码信号D:普通编码器和优先编码器都允许输入多个编码信号

答案:普通编码器只允许输入一个编码信号，优先编码器允许输入多个编码信号8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为（）。

A:010B:001C:100D:101

答案:010当变量A，B，C取值为000和111时,输出Y为1,其他均为0.因此它是一种能够判断(

)。

A:输出信号是否一致B:输入信号是否一致C:输出信号是否为0D:输入信号是否为0

答案:输入信号是否一致全加器是指(

)。

A:两个同位的二进制数和来自低位的进位三者相加B:两个同位的十进制数相加C:不带进位两个同位的二进制数相加D:两个同位的二进制数相加

答案:两个同位的二进制数和来自低位的进位三者相加将1999个“1”异或起来得到的结果为1

A:对B:错

答案:对一个二进制编码器若需要对4个输入信号进行编码，则要采用4位二进制代码

A:对B:错

答案:错

第五章单元测试

按逻辑功能来划分，触发器可以分为(

)。

A:D触发器B:T触发器C:JK触发器D:RS触发器

答案:D触发器；T触发器；JK触发器；RS触发器有一个与非门构成的SR锁存器，当输入为R'=0,S'=1时，则Q*为（）

A:保持B:1C:不定D:0

答案:0对触发器正确的叙述是(

)。

A:不同类型的触发器可以相互转换B:它是最简单的时序逻辑电路C:它的Q端反映了它的状态D:它是组合逻辑电路的基本组成单元

答案:不同类型的触发器可以相互转换；它是最简单的时序逻辑电路；它的Q端反映了它的状态当JK触发器处于翻转功能时，其输出的次态为(

)。

A:与原态相反B:与原态相同C:1D:0

答案:与原态相反欲使D触发器按Q*=Q'工作，应使输入D=（）

A:1B:Q'C:0D:Q

答案:Q'钟控RS触发器的特征方程是（

）

A:Q*=S'+QB:Q*=S+R'QC:Q*=R'+QD:Q*=R+S'Q

答案:Q*=S+R'Q对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。

A:Q'B:QC:0D:1

答案:0对于JK触发器，若J=K，则可完成(

)触发器的逻辑功能

A:TB:T'触发器C:RSD:D

答案:T存储8位二进制信息要（

）个触发器。

A:8B:3C:4D:2

答案:8RS触发器中，不允许的输入是()

A:RS=10B:RS=11C:RS=01D:RS=00

答案:RS=11

第六章单元测试

下图电路中，Y与CLK的频率之比为（）

A:42：1B:1：42C:1：56D:1：55

答案:1：56图示电路是()进制计数器。

A:9B:7C:12

D:6

答案:7下面属于时序电路的特点的是（）

A:时序电路由各种门电路构成，不具有记忆功能B:时序电路的输出不仅取决于当前的输入，还和原来的状态有关C:时序电路的输出仅取决于当前的输入D:时序电路通常由组合电路和触发器构成

答案:时序电路的输出不仅取决于当前的输入，还和原来的状态有关；时序电路通常由组合电路和触发器构成时序逻辑电路按触发器时钟端的连接方式不同可以分为(

)。

A:同步时序逻辑电路B:非自启动时序逻辑C:自启动时序逻辑D:异步时序逻辑电路

答案:同步时序逻辑电路；异步时序逻辑电路对计数器以下叙述正确的是(

)。

A:二进制计数器就是一个触发器B:有同步和异步计数器C:有十进制和二进制计数器D:有加法,减法,加/减计数器之分

答案:有同步和异步计数器；有十进制和二进制计数器；有加法,减法,加/减计数器之分移位寄存器不具有的功能是（）

A:数据运算B:译码功能C:串并转换D:数据存储

答案:译码功能可以用来暂时存放数据的器件叫(

)。

A:D触发器B:寄存器C:JK触发器D:T触发器

答案:寄存器3级触发器若构成环型计数器，其模值为(

)。

A:6B:8C:3D:4

答案:3四位移位寄存器可以寄存四位数码，若将这些数码全部从串行输出端输出，需经过(

)个时钟周期。

A:4B:5C:6D:3

答案:4若4位同步二进制减法计数器当前的状态是0111，下一个输入时钟脉冲后，其内容变为(

)。

A:1000B:0110C:0111D:0011

答案:0110(

)是时序逻辑电路的典型电路。

A:译码器B:编码器C:数值比