数电第4版 课件 第9章课件 8 信号发生器设计

9.4.4信号发生器的设计1设计题目

基于FPGA的信号发生器示意图如图所示。完成FPGA内部数字系统设计，使信号发生器达到规定的功能和指标。1设计题目（1）设计RC振荡器。振荡器产生的方波将作为信号发生器的基准时钟；（2）设计固定频率锯齿波发生器。锯齿波的每个周期包含256个采样点；（3）设计固定频率正弦波发生器。正弦波的每个周期包含256个采样点；（4）设计频率可调正弦波发生器。利用DDS原理产生10种频率的正弦波：100Hz、200Hz、300Hz、…、900Hz、990Hz，信号频率由按键选择，并用7段LED数码管显示；（5）设计频率可调任意波发生器。在产生正弦波的基础上增加三角波、方波、任意波（半周期方波、半周期正弦波）。波形类型由拨动开关选择；（6）增加信号幅值调节功能等。依次完成以下设计任务：2RC振荡器设计RC振荡器由反相器和阻容元件构成。思考题2：RC振荡器输出信号频率由哪些参数决定？思考题1：如何用示波器观察CLK信号波形？RC振荡器输出的时钟作为信号发生器的基准时钟。在RC振荡器的基础上增加8位二进制计数器，计数值送D/A转换器。3固定频率锯齿波发生器设计

8位二进制计数器的实现有以下3种常用方法：调用元件库中的集成计数器；使用计数器宏功能模块；用Verilog语言描述。在锯齿波发生器的基础上增加正弦波数据表，就得到正弦波发生器。思考题3：波形数据文件如何生成？思考题4：ROM如何定制？4固定频率正弦波发生器设计参考“Quartusii13.0高级操作”。直接采用老师提供的波形数据文件，如sindat.hex，afgdata.hex。自己创建一个mif文件。File→New→MemoryInitializationFile。

5频率可调正弦波发生器设计

采用了DDS（DirectDigitalSynthesizer）技术，实现10种不同频率的正弦波输出，通过按键选择输出信号频率。（1）DDS相位累加器——变步长的计数器M是一个正整数，M越大，相位累加器输出值的变化越快，D/A输出的正弦信号频率越高。因此，M也称为频率控制字。M=1ROM的地址位数一般少于相位累加器的位数，因此，总是把相位累加器输出的最高几位作为ROM的地址。5频率可调正弦波发生器设计

相位累加器每来一个时钟，输出值增加M。当M=1时，相位累加器就是一个二进制加法计数器。（2）M和正弦信号频率的关系相位累加器的输出值从0到溢出所需要的时间就是正弦信号的周期。5频率可调正弦波发生器设计DDS信号发生器的输出信号频率分辨率：当fCLK为1MHz，N为24，最小频率步进值：N为16，最小频率步进值：5频率可调正弦波发生器设计计算频率控制字频率（Hz）24位频率控制字1002003004005006007008009009905频率可调正弦波发生器设计（3）十进制计数器和译码电路设计4输入45输出的组合逻辑电路，一般用Verilog语言描述。5频率可调正弦波发生器设计方法一：用移位寄存器实现。

（4）按键的消抖机械式按键的抖动导致输出信号频率跳变。5频率可调正弦波发生器设计思考题5：如何确定KEYCLK的频率？通过一个具有异步清零和保持功能的17进制计数器(00000到10000）来消除抖动。KIN作为消抖计数器的清零信号，高电平清零。计数值到达10000时处于保持状态，然后将最高位取反后作为KOUT。方法二：用消抖计数器实现。

5频率可调正弦波发生器设计具有按键消抖的正弦波发生器5频率可调正弦波发生器设计

采用一个1024×8的ROM，存入4种波形的数据，ROM有10位地址，低8位来自相位累加器，高两位来自拨动开关。6频率可调任意波发生器设计思考：如何实现输出信号的幅值可调？6频率可调正弦波发生器设计7.信号发生器的测试实验系统信号输出