《电子封装、微机电与微系统》课件第11章

第十一章SOC技术11.1SOC技术的基本概念和特点11.2SOC技术的优缺点11.3SOC的关键技术11.4SOC现状11.5我国SOC发展策略11.6SOC技术面临的问题11.7SOC技术的新发展

1946年2月15日，世界上第一台计算机ENIAC问世，如图11-1所示。ENIAC包含：70000个电阻、10000个电容、1500个继电器、6000个手动开关。ENIAC长30.48米，宽1米，占地面积170平方米，重达30吨。图11-1世界上第一台计算机ENIAC

11.1SOC技术的基本概念和特点

SOC技术始于20世纪90年代中期。随着半导体工艺技术的发展，IC设计者能够将愈来愈复杂的功能集成到单硅片上，SOC正是在集成电路(IC)向集成系统(IS)转变的大方向下产生的。图11-2SOC结构SOC技术具有如下特点。

1)规模大、结构复杂

2)速度高、时序关系严密

3)集成工艺要求极高

11.2SOC技术的优缺点

SOC具有以下方面的优势：

●低耗电量。随着电子产品向小型化、便携化发展，省电需求越来越重要，由于SOC产品多采用内部信号的传输，因此可以大幅降低功耗。

●减少体积。数片IC集成为一片SOC后，可有效缩小在电路板上占用的面积，满足重量轻、体积小的要求。●丰富的系统功能。随着微电子技术的发展，在相同IC内部，SOC可集成更多的功能元件和组件，系统功能丰富。

●传输速度快。随着芯片内部信号传递距离的缩短，信号的传输速度显著加快，从而使产品性能得到大幅度提高。

●节省成本。成熟的IP模块可以减少研发成本，降低研发时间。虽然，使用基于IP模块的设计方法可以简化系统设计，缩短设计时间，但随着SOC复杂性的提高和设计周期的进一步缩短，也给IP模块的复用带来了许多问题：

●要将IP模块集成到SOC中，要求设计者完全理解复杂IP模块的功能、接口和电气特性，如微处理器、存储器、控制器、总线等各自的特性。

●随着系统复杂度的提高，要得到完全吻合的时序越来越困难。即使每个IP模块的布局都是预先定义的，但把它们集成在一起，仍会产生一些不可预见的问题，如噪声、串扰、耦合等，这些都对系统的性能有很大的影响。

●由于芯片结构的复杂度加大，导致测试成本增加，生产成品率下降。

11.3SOC的关键技术

11.3.1IP模块复用设计

SOC设计的最大挑战之一是IP模块的有效使用和复用。由于设计一种复杂的系统芯片需要很长的时间，系统设计、软件开发、工艺制作等的专业人员必须组成紧密合作的团队，以保证产品及时上市。近年来，电子产品的更新换代周期不断缩短，而系统芯片的设计时间却在增长。采用传统的设计方法，必将加剧这一矛盾。

1.硬IP模块

硬IP模块的电路布局和工艺是固定的，它有全物理的晶体管和互连掩膜信息，完成了全部的前端和后端设计，制造也已固定。

2.软IP模块

软IP模块对电路用硬件语言或C语言进行描述，包括逻辑描述、网表和用于测试的文档。软IP模块需要综合布局、布线才能完成模块设计。它的优点是灵活性大，可移植性好，不受显示条件的限制，用户能方便地把软IP模块设计为自己所需要的模块。缺点是对模块的预测性太低，增加了设计的风险，使用者在后续的设计中仍有发生差错的可能。

3.固IP模块

固IP模块通常是以RTL(RegisterTransferLevel)代码和对应具体工艺网表的混合形式提供的，是一种可综合的、带有布局规划的软核。11.3.2系统建模与软硬件协同设计

SOC设计集成了复杂的系统，这些系统包含各种软件和硬件，EDA工具必须提供能够设计和验证这种软、硬件系统的开发工具。在传统设计方法中，硬件和软件的设计是分开进行的，最终的集成要在硬件投片完成后才能进行，在软件中不能纠正的设计错误，只能通过硬件的修改和重新投片来解决，因此影响了进入市场的时间，增加了设计成本。11.3.3低功耗设计

系统级芯片因为有百万门以上的集成度，且在数百兆时钟频率下工作，所以将有数十瓦乃至上百瓦的功耗。巨大的功耗给封装以及可靠性方面都带来问题。低功耗设计是系统级芯片设计的必然要求。11.3.4可测性设计技术

系统级芯片将芯核和逻辑器件相集成，由于芯核深埋在芯片中，因此芯核不能事先测试，只有在芯片被加工后，作为系统级芯片的一部分和芯片同时测试。11.3.5深亚微米SOC物理综合设计

由于深亚微米互连线延迟是主要延迟因素，而延迟又取决于物理版图，因此，传统的自上而下的设计方法只有在完成物理版图后才知道延迟大小。如果这时才发现时序错误，必须返回前端，修改前端设计或重新布局，这种从布局布线到重新综合的重复设计，可能要修改多次。

1.初始规划

在初始规划阶段，首先完成初始布局，将RTL模块安置在芯片上，并完成I/O布局、电源线规划。根据电路时序和布线拥挤程度的分析，设计人员可重新划分电路模块。通过顶层布线、模块间布线，提取寄生参数，生成精确线网模型，确定各个RTL模块的时序约束，形成综合约束。

2. RTL规划

RTL规划阶段对RTL模块进行更精确的面积和时序的估算。通过RTL估算器，快速生成门级网表，再进行快速布局，获得RTL模块的更精确描述。基于这种描述，对布局顶层布线、管脚位置作精细调整，获得每一RTL模块的线性负载模型和各精确模块的综合约束。

3.门级规划

门级规划对每一RTL级模块独立进行综合优化，完成门级网表、布局布线。对每一RTL模块和整个芯片，综合产生时钟树，进行时序分析、局部修改。由于物理综合过程和前端逻辑综合紧密相连，且逻辑综合是在布局布线的基础上进行的，因此延迟模型准确，设计反复少。

11.4SOC现状

毫无疑问，SOC技术是由CPU技术发展驱动的，像Intel、AMD和Motorola等国外的这些厂商不仅资金雄厚，人才设施配套齐全，而且其产品在世界范围内成垄断趋势。由于国外众多大型公司在SOC方面起步较早，所以自然领先于国内。11.4.1国外SOC现状

1. Atmel公司的可编程SOC芯片技术及其开发平台

Atmel可编程SOC的市场目标是便携式、无线和因特网设备的商业和工业应用，而低功耗、性能和成本适当是这些设备的根本要求。Atmel可编程SOC可应用于个人数字助理(PDA)及其附件、数码相机、MP3播放机和GPS模块以及通过因特网将家用电器(保安系统、温度控制和大型家电)直接接至用户终端和制造商业服务中心的无线家庭网络等领域。

2. Xilinx公司的可编程SOC芯片技术及其开发平台

Xilinx公司的SOC芯片主要市场目标是需大量数字信号处理的高端宽带和电信应用。Xilinx使用IBM的PowerPC内核，提供300MHz的性能。由于其器件内含10万门以上的大型FPGA，因此其主要应用于对价格和功耗等因素相对不太重要，且又需大量数据处理的设计领域。Xilinx公司的SOC芯片特别适合于网络、电信、数据通信、嵌入式和消费类

市场。

3. Altera公司的可编程SOC芯片技术及其开发平台

Altera公司的SOC芯片的市场目标与Xilinx公司一样，也是面向需要大量数字信号处理的高端宽带和电信应用的。Altera公司已经在其可编程SOC中集成了ARM和MIPS的

200MHz位处理器以及Nios用户可选择的16位和32位的微处理器。这些MPUIP可从Altera可编程SOC芯片APEXTMEP20K系列的FPGA中获得支持。11.4.2我国SOC研究现状

1)关键电子信息产品核心芯片开发

●关键电子信息产品核心芯片及IP核需求分析及技术预测。

●国家级IP库的管理和运行机制研究。

●超大规模集成电路IP核开发。

●微处理器类IP核。

●接口电路类IP核。

●可编程逻辑电路类IP核。

●智能电源电路类IP核。2) SOC设计关键技术和制造关键技术研究

●超大规模集成电路IP核。

●接口及相关设计技术。

●软/硬件协同设计技术。

●超深亚微米设计关键技术。

●面向SOC的工艺模块和兼容工艺技术研究。

● SOC相关的新结构电路。

● SOC中的可靠性技术。

3)超大规模集成电路设计产业化环境建设

●国家级集成电路设计企业孵化器建设模式与运行机制的研究。

●国家级多项目晶圆(MPW)服务体系建设研究。专项发展目标是：

●研制若干具有代表性的网络通信、信息安全和关键电子信息产品的核心芯片。

●初步建成具有自主知识产权、品种较为齐全和管理科学的国家级IP核库。

●掌握国际水平的SOC软/硬协同设计(Hardware/SoftwareCo-Design)、IP核复用和超深亚微米集成电路设计的关键技术。

●在与SOC相关的新工艺、新器件和可靠性等关键支撑技术上，取得较为明显的突破。

●支持6～8个国家级集成电路设计产业化基地的建设，培育我国自主的多项目晶圆(MPW)的服务体系，支持培养多层次的超大规模集成电路设计人才和团体。

11.5我国SOC发展策略

1.加强系统设计

加强系统设计具体来讲就是将软件和硬件人员结合在一起，根据系统的要求，分析体系结构，包括芯片的总线结构、系统平台、测试结构，划分软件与硬件功能，选择IP，确定各设计阶段的接口。

2.工艺线开发

在SOC中，需要集成逻辑电路、模拟电路、存储器、可编程器件、RF等，所以开发以CMOS工艺为主，兼容各种工艺模块的0.15～0.25μm兼容工艺，是进行SOC开发的基础之一。

3. IP开发

IP开发包括营造IP产业发展环境，尽快开发出真正的IP，包括CPU芯核、DSP芯核、存储器模块、RTOS以及编码压缩和编/解码芯核等。

4.协议标准规范化

协议标准规范化的主要原因是在SOC设计时，必须考虑总体系统和CPU、DSP的连接、CPU和DSP之间的连接，包括数据格式、通信联络、时序、协议、总线等，而目前有许多关于总线的通用标准和实际标准以及各公司的标准。

5.推广先进设计语言

积极推广先进的设计语言，如硬/软件协同设计语言。SystemC是一种很好的硬/软件协同设计语言，利用它可以描述复杂的行为和IP。在设计的初始阶段，进行有效的硬件和软件协同设计，可以大大缩短开发产品的时间。

6.适合于SOC的设计流程与开发工具

在整个芯片设计流程的早期，应考虑与物理设计相关的问题，以便能够更快地满足时序及门参数的要求。

7.专业厂商咨询

由于SOC技术目前还不成熟，设计流程和部件都在不断地发展变化，所以SOC设计人员免不了缺乏设计工具与设计经验，所以咨询就显得十分重要。通过厂商提供的咨询，可以得到诸如设计工具和设计方法、平台建立、IP模块评估、工具与流程集成、模型生成、软件开发以及功能验证等方面的知识，在减少设计风险的前提下，建立自己的SOC设计体系。

8. SOC设计平台开发

SOC设计平台是为了使SOC设计人员能够快速地开发出合格的SOC，由IP供应商和ASIC公司提供的一套组合系统。

9.发展模式

SOC的发展不能走封闭的道路，必须采取开放式和合作型的发展道路。由于SOC是在芯片的层次上设计系统的，所以集合了各类专业知识，需要各类人员充分地交流。SOC开发公司需要和EDA公司联合起来，建立标准的设计环境和设计流程。

10.高校相关专业课程的改革

SOC要发展，设计人才的培养是关键。为培养优秀的SOC设计人员，应该从基础抓起，在高等院校的教学课程设置上，必须考虑学生的研究和创造能力、基础理论与应用技术的关系、数字模拟技术的关系、硬件与软件的关系。

11.6SOC技术面临的问题

近几年来，世界各国虽然推出多种SOC，但是SOC产业还是处于起步发展阶段，存在着以下若干需要解决的问题。

1. SOC制造商与用户的关系

2.缺乏复合型人才

3. EDA工具能力

4. IP兼容性与多样化

5.测试、封装与散热更高的要求