数字电路制作与调试项目化教程（活页式） 课件 100-2 加法运算器_第1页
数字电路制作与调试项目化教程（活页式） 课件 100-2 加法运算器_第2页
数字电路制作与调试项目化教程（活页式） 课件 100-2 加法运算器_第3页
数字电路制作与调试项目化教程（活页式） 课件 100-2 加法运算器_第4页
数字电路制作与调试项目化教程（活页式） 课件 100-2 加法运算器_第5页
已阅读5页，还剩4页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

加法运算器2下页上页两个二进制数之间的算术运算（加、减、乘、除），目前在数字计算机中都是化作若干步加法运算进行的。加法器是构成算术运算器的基本单元。1.1位加法器（1）半加器如果不考虑来自低位的进位，将两个1位二进制数相加，称为半加。实现半加运算的电路叫做半加器。返回3下页上页符号01ABSCO输入输出半加器的真值表A：加数B：被加数S：和

CO：向高位的进位返回000100111010014下页上页在两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应的加数和来自低位的进位3个数相加。这种运算称为全加。所用的电路称为全加器。（2）全加器返回5下页上页CIABSCO输入输出全加器的真值表返回00010000101001110010111011101001100101114位串行进位加法器2.多位加法器（1）串行进位加法器（SerialCarryAdder）缺点：运算速度慢。依次将低位全加器的进位输出CO，接到高位全加器的进位输入端CI，即构成多位加法器。7下页上页优点：运算速度提高。缺点：电路复杂程度随位数的增加急剧上升。（2）超前进位加法器（Look-aheadCarryAdder）通过逻辑电路先得出每一位全加器的进位输入信号,采用这种结构形式的加法器叫做超前进位加法器。返回8下页上页返回3.74LS283集成四位加法器集成芯片A1–A4：运算输入端B1–B4：运算输入端C0：进位输入端Σ1–Σ4：和输出端C4：进位输出端输入端A4～A1：输入0101(十进制数5)；输入端B4～B1：输入0100(

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论