【MOOC】数字电子技术基础-北京交通大学 中国大学慕课MOOC答案

【MOOC】数字电子技术基础-北京交通大学中国大学慕课MOOC答案第1章作业第1章测验1、【单选题】余3码是码，减3后是码，然后加上后六种状态是码。本题答案：【无权，8421BCD，8421】2、【单选题】对于题图1.2所示的波形,A、B为输入，F为输出，其反映的逻辑关系是本题答案：【异或关系#无法判断】3、【单选题】本题答案：【1，1，0】4、【单选题】已知逻辑函数F=A（B+DC），选出下列可以肯定使F=1的状态是。本题答案：【AB=1，C=0，D=0】5、【单选题】某一逻辑函数真值确定后，下面描述该函数功能的方法中，具有唯一性的是。本题答案：【逻辑函数的最小项之和表达式】6、【单选题】卡诺图中的逻辑相邻或对称相邻具有码特征，其数值不同只是在位上差位。本题答案：【格雷码，1】7、【单选题】本题答案：【同或】8、【单选题】信号A和0异或相当于门，信号A和1异或相当于门。（作答请以顿号“、”间隔）本题答案：【缓冲门、非门】9、【单选题】本题答案：【×、m、×、×、M、×】10、【多选题】在题图1.7所示的卡诺图中，化简后的逻辑函数是本题答案：【#】11、【多选题】最小项ABCD的逻辑相邻项是。本题答案：【##】12、【填空题】任意项和约束项有微小的区别，区别在于任意项值随便，约束项值不允许。约束项和任意项统称为。（作答请以顿号“、”间隔）本题答案：【无关项】第2章作业第2章测验1、【单选题】ECL逻辑门电路电压摆率为本题答案：【0.8V】2、【单选题】TTL电路时间延迟的主要原因是由载流子的聚集和消散引起的，CMOS反相器产生传输延迟的主要原因是由于集成电路。本题答案：【内部电阻和容性负载】3、【单选题】CMOS非门是由一个NMOS和一个PMOS组成，其栅极相连作为输入，漏极相连作为输出，NMOS源极需接电平，PMOS源极接电平。本题答案：【低、高】4、【单选题】双极型TTL两种载流子工作的电流控制器件在抗幅射能力方面比单极型CMOS一种载流子工作的电压控制器件。因为射线辐射对浓度影响不大。本题答案：【弱、多子】5、【单选题】双极型CMOS电路实现逻辑功能采用器件，驱动输出级采用射极跟随输出电路。本题答案：【CMOS；TTL】6、【单选题】增加去耦合滤波电容为了消除，每一个芯片的电源与地之间接一个0.01uF~0.1uF的电容器滤除。本题答案：【尖峰电流；开关噪声】7、【单选题】TTL电路驱动CMOS电路，仅考虑。本题答案：【电压匹配】8、【多选题】由NMOS增强型管制成的有源负载。本题答案：【栅极和电源连接在一起；#是两端元件；】9、【多选题】典型TTL非门中的T1什么时候处于倒置状态？本题答案：【输入接高电平；#前级输出高电平。】10、【多选题】I2L的主要性能可选以下哪些？本题答案：【功耗低；#结构简单；】11、【多选题】CMOS逻辑门有静态功耗和动态功耗能之分本题答案：【动态功耗是输入信号和输出信号以一定频率切换时的功耗。#静态功耗是输出电平不变的时候。】12、【判断题】CMOS的基本单元是CMOS反相器和CMOS传输门。本题答案：【正确】第3章作业第3章测验1、【单选题】一组合电路输入信号的变化顺序有以下三种情况，当时，将可能出现竞争冒险。本题答案：【00→01→10→11】2、【单选题】串行加法器进位信号采用传递，而并行加法器的进位信号采用传递。本题答案：【逐位，超前】3、【单选题】本题答案：【110】4、【单选题】一个十六路数据选择器，其地址输入端有个。本题答案：【4】5、【单选题】采用4位比较器7485对两个四位二进制数进行比较时，先比较位。本题答案：【最高】6、【单选题】4线-10线译码器中输出状态只有F2=0，其余输出端均为1，则它的的输入状态应取本题答案：【0010】7、【多选题】在下列逻辑电路中，是组合逻辑电路的有___________。本题答案：【译码器#编码器#全加器】8、【判断题】门电路的延时时间是产生组合逻辑电路竞争与冒险的唯一原因。本题答案：【错误】9、【判断题】数据分配器的结构与数据选择器相反，它是一种1路输入，多路输出的逻辑电路。从哪一路输出取决于地址控制端。本题答案：【正确】10、【判断题】使能端的作用是克服竞争冒险和功能扩展。本题答案：【正确】11、【填空题】清除竞争冒险的常用方法有（1）电路输出端加；（2）输入加；（3）增加。（作答请用顿号“、”间隔）本题答案：【电容、选通脉冲、冗余项】12、【填空题】一个有使能端的译码器作数据分配器时，将数据输入端信号连接在。本题答案：【使能端】第4章作业第4章测验1、【单选题】具有约束条件的触发器有。本题答案：【主从RS触发器】2、【单选题】主从RS触发器不能完全克服多次翻转的原因是。本题答案：【主从RS触发器的主触发器工作原理和同步RS触发器相同】3、【单选题】主从触发器的时钟在高电平时，将输入信号传递到。在低电平时，将信号传递到。（A）从触发器输出（B）主触发器输出（C）JK触发器输出（D）D触发器输出本题答案：【B、A】4、【单选题】本题答案：【A】5、【单选题】抗干扰能力最弱的触发器是。本题答案：【主从RS触发器】6、【单选题】维持阻塞RS触发器利用,在时钟CP的边沿传递数据,传输延迟D触发器利用,在时钟CP的边沿传递数据。（A）门的延时（B）维持阻塞线（C）脉冲的低电平（D）高电平或低电平本题答案：【B、A】7、【单选题】分析传输延迟JK触发器之后,发现CP在高电平时,输出状态。CP在低电平时，输出状态。（A）不变（B）为0（C）为1（D）改变本题答案：【A、A】8、【单选题】在时钟CP有效的情况下,触发器输出的新状态等于输入信号的是触发器。本题答案：【T】9、【单选题】指出下列哪种电路结构的触发器可以构成移位寄存器，哪些不能构成移位寄存器。如果能够，请在（）内画√，否则画×。（A）RS锁存器（）（B）同步RS触发器（）（C）主从JK触发器（）（D）维持阻塞触发器（）（E）用CMOS传输门组成的边沿触发器（）本题答案：【×、√、√、√、√】10、【单选题】主从RS触发器通过逻辑功能转换为D触发器，D触发器输出状态改变需要时钟的触发方式为。本题答案：【一个脉冲】11、【多选题】具有一次翻转特性的触发器有。本题答案：【主从JK触发器#由主从JK触发器组成D触发器】12、【多选题】没有空翻现象的触发器有。本题答案：【维持阻塞RS触发器#维持阻塞D触发器#传输延迟JK边沿触发器】13、【填空题】本题答案：【计数】14、【填空题】本题答案：【0】第5章作业第5章测验1、【单选题】时序电路在输入有限个CP时钟后，则进入有效循环，称电路。本题答案：【自启动】2、【单选题】判断对错：只要没有输入信号的电路就可以判断是摩尔电路（）；只要有输入信号的电路就可以判断不是摩尔电路（）。本题答案：【对、错】3、【单选题】设计时序电路时,采用格雷码分配相邻状态的目的是，时序电路逻辑抽象和组合电路逻辑抽象的主要区别是。本题答案：【避免竞争与冒险、状态转换】4、【单选题】有A，B，C，D，E，F六个状态，A和C，D和F，E和B，F和C分别等价，则全部最大等价类为。本题答案：【[A，C，D，F][B，E]】5、【单选题】某时序电路的外输入为X，输出为F，状态Q1Q0排序，其状态转换表如题表5所示，则该电路的逻辑功能是。本题答案：【模3加/减计数器】6、【单选题】一般情况下，寄存器与移位寄存器优先级别最高的是。本题答案：【复位】7、【单选题】一个5位扭环形移位寄存器的模是。本题答案：【10】8、【单选题】移位寄存器的输出反馈到串行数据输入端组成了移位寄存器。本题答案：【环形】9、【单选题】移位寄存器的输出非端反馈到串行数据输入端组成了移位寄存器。本题答案：【扭环形】10、【单选题】集成计数器74161和74163的区别是。本题答案：【复位】11、【单选题】集成计数器74290的功能优先级别最高的是。本题答案：【异步置9】12、【多选题】可以进行移位操作的电路有。本题答案：【同步时序电路#带同步预置的同步时序电路】第6章作业第6章测验1、【单选题】判断对错：（1）组合逻辑的PLD不仅基于与、或两级形式，而且基于查找表结构。（）（2）FPGA存储单元是基于浮栅编程技术。（）（3）FLASH存储器掉电之后信息丢失。（）本题答案：【F,F,F】2、【单选题】FLASH编程单元向浮栅注入电子时，产生，释放电子时，产生。本题答案：【雪崩击穿，隧道效应】3、【单选题】PROM与阵列需要，PLA是根据需要产生，从而减小了阵列的规模。本题答案：【全译码，乘积项】4、【单选题】当今可编程集成电路技术，可以使FPGA的密度EPLD的密度。本题答案：【大于】5、【单选题】判断对错：（1）DRAM存储的信息掉电不丢失。（）（2）DRAM不用刷新电路，存储的信息不丢失。（）（3）SSRAM不用刷新电路，存储的信息不丢失。（）（4）ROM存储的信息掉电不丢失。（）本题答案：【F,F,T,T】6、【单选题】SRAM静态是用MOS管构成的锁存器存储信息，相对于动态RAM所用MOS管。本题答案：【功耗大】7、【单选题】DSRAM栅极电容需要定期地充电刷新的原因是，每次刷新为一的存储单元刷新。（A）电容丢失电荷（B）锁存器掉电信息丢失（C）行（D）列本题答案：【A,C】8、【单选题】用16K×1的动态随机存储器RAM2116扩展为存储容量32K×16的存储器需要多少片RAM2116。本题答案：【32】9、【单选题】只读存储器和随机存储器的主要区别是在正常工作电压的情况下，只能。断电后，存储的数据。(A)写入数据(B)不会丢失(C)读出数据(D)丢失本题答案：【C,B】10、【单选题】只读存储器向存储单元写入数据时，需要加入。本题答案：【高电压】11、【单选题】将8K×4存储容量的只读存储器扩展为32K×8的只读存储器，需要片存储器。本题答案：【8】12、【多选题】衡量存储器性能的重要指标是和。本题答案：【存取速度#存储容量】13、【多选题】随机存储器主要由、和三部分构成。本题答案：【存储矩阵#地址译码器（行、列地址译码器）#读/写控制电路】14、【填空题】二元寻址分和。一元寻址经过译码后字线，占用芯片面积。因此在存储量比较大时，二元寻址是比较经济的寻址方式。本题答案：【行地址译码器，列地址译码器，较多，较大】第7章作业第7章测验1、【单选题】8位D/A转换电路输入数字量全为高电平时，输出模拟电压为5V。若输入数字量只有最高位为高电平，则输出电压为V。本题答案：【2.5】2、【单选题】倒T电阻网络D/A转换电路与权电阻网络D/A转换电路相比，克服的缺点，提高了。（A）转换速度（B）阻值离散（C）输出电压（D）转换精度本题答案：【B,D】3、【单选题】采样-保持电路的采样周期为T，采样时间为tw。要求电容C上的采样电压uC维持时间为。本题答案：【T-tw】4、【单选题】下面A/D转换电路通常不需要在输入端引入采样—保持电路。本题答案：【并行比较】5、【单选题】速度最快的A/D转换电路是A/D转换电路。本题答案：【并行比较】6、【单选题】逐次比较A/D转换电路转换的时间主要与和转换后的有关。（A）时钟频率（B）数字量的位数（C）采样时间（D）D/A的转换时间本题答案：【A,B】7、【单选题】双积分A/D转换电路对RC元件的稳定性要求。产生的误差主要为。（A）低（B）高（C）量化误差（C）非量化误差本题答案：【A,C】8、【单选题】双积分A/D转换电路的缺点是。本题答案：【转换速度较慢】9、【多选题】D/A转换电路按半导体器件区分，有和。本题答案：【单极型CMOS#双极型TTL】10、【多选题】权电阻D/A转换器中的解码网络所用的阻值范围很大,会产生较大的误差。本题答案：【电流#精度】11、【多选题】衡量A/D转换电路的主要技术指标是和。本题答案：【转换精度#转换速度】12、【多选题】逐次比较型A/D转换电路加入固定负电压补偿电压电路的目的是。本题答案：【减小量化误差#提高精度】第8章作业第8章测验1、【单选题】集成555电路在CO端不使用时，比较器Cl的基准电压为，C2的基准电压为。（A）2UDD/3（B）UDD/3（C）UDD（D）UDD/2本题答案：【A、B】2、【单选题】集成555电路在控制电压端CO处加控制电压UCO，则C1和C2的基准电压将分别变为。（A）2UCO/3（B）UCO/3（C）UCO（D）UCO/2本题答案：【C、D】3、【单选题】施密特触发器属于型电路。本题答案：【电平触发】4、【单选题】本题答案：【】5、【单选题】施密特触发器用于整形时，输入信号的幅度应。本题答案：【】6、【单选题】可将变化缓慢的输入信号变换为矩形脉冲信号。本题答案：【施密特触发器】7、【单选题】单稳态电路从稳态翻转到暂稳态取决于，从暂稳态翻转到稳态取决于。（A）脉冲宽度（B）R和C（C）阈值电压（D）输入脉冲信号本题答案：【D、B】8、【单选题】单稳态电路可应用于以下哪种情况。本题答案：【定时电路】9、【单选题】将一脉冲宽度为5ms方波信号变换为相同周期的脉冲宽度为7ms矩形脉冲，可采用。本题答案：【单稳态触发器】10、【单选题】可将脉冲高电平宽度不等的脉冲信号变换成脉冲高电平宽度相等脉冲信号。本题答案：【单稳态电路】11、【单选题】是单稳态电路输出脉冲宽度。本题答案：【暂稳态时间】12、【单选题】单稳态触发器和多谐振荡器中的暂稳态时间与成正比。本题答案：【R和C】13、【单选题】用石英晶体多谐振荡器代替对称多谐振荡器中的一个电容，另一个电容之值应。本题答案：【加大】14、【单选题】欲获得频率稳定度高的脉冲信号，应采用。本题答案：【石英晶体振荡器】15、【单选题】欲使集成555电路组成的振荡器停止振荡，应按处理。本题答案：【复位端接低电平】16、【多选题】为使集成555电路输出OUT为低电平，应满足条件。本题答案：【#】17、【多选题】集成555电路在输出OUT前端设置了缓冲器G2的主要原因是。本题答案：【提高驱动负载能力#放电端（D）电平和输出端（OUT）保持一致】18、【多选题】用运算放大器组成的施密特触发器利用了特性。本题答案：【正反馈#输出正饱和值与负饱和值】19、【多选题】施密特触发器主要作用是、、等。本题答案：【信号整形#波形变换#幅度鉴别】20、【多选题】触发脉冲信号作用于可重复触发单稳态电路时，且暂稳态的时间大于触发脉冲信号的周期，则单稳态电路的输出则是一信号。本题答案：【高电平#低电平】21、【多选题】多谐振荡器的电路结构可归纳为和两部分。本题答案：【正反馈的延时环节#开关器件】期末试题1、【单选题】PROM是与阵列固定、或阵列编程的器件，输出在或阵列，其组成电路输出是。本题答案：【只与当前外输入有关】2、【单选题】两个四位二进制数相加，最高位相加时相当于相加。本题答案：【一位全加器】3、【单选题】FPGA芯片掉电信息丢失，原因是编程单元采用的是。本题答案：【触发器】4、【单选题】随机存储器中的8位地址译码器采用二维（4,4）地址译码，字线共根字线。本题答案：【16】5、【单选题】一时序电路中有D触发器，其驱动端的驱动方程可能是。本题答案：【全有可能】6、【单选题】集成555电路在控制电压端CO处加控制电压UCO，则集成555内部比较器C1的基准电压是。本题答案：【UCO】7、【单选题】有A，B，C，D，E，F六个状态，A和C，D和F，E和B，F和C分别等价，则全部最大等价类为。本题答案：【[A，C，D，F][B，E]】8、【单选题】5421BCD码共有状态。本题答案：【10】9、【单选题】本题答案：【不应该用输出逻辑F分析】10、【单选题】两个普通TTL门线与是的。本题答案：【不可以】11、【单选题】CMOS驱动TTL电路时，需要考虑。本题答案：【电流匹配】12、【单选题】以下几种电路中，那种电路抗干扰能力最弱。。本题答案：【I2L】13、【单选题】IIH拉电流是前级驱动门截止时，IIH后级门T1的发射级。本题答案：【流入】14、【单选题】图1电路中，信号A低电平（0V）从X点到Z点传输过程中，有较大的干扰或噪声叠加到Z点，但还维持在CMOS非门截止的电压，请问输出F是。本题答案：【0V】15、【单选题】在图2电路中，保证电路执行非门