【MOOC】数字电子技术基础-华中科技大学 中国大学慕课MOOC答案

【MOOC】数字电子技术基础-华中科技大学中国大学慕课MOOC答案第1章数字逻辑概论测验题1、【单选题】将二进制数(101101.11)B转换成十进制数是本题答案：【45.75】2、【单选题】将二进制数(101001101100)B转换成十六进制数是本题答案：【A6C】3、【单选题】将二进制数(101.101)B转换成八进制数是本题答案：【5.5】4、【单选题】将十六进制数(36.D)H转换成十进制数是本题答案：【54.8125】5、【单选题】十进制数–10的8位带符号二进制数的原码及补码表示分别是本题答案：【10001010，11110110】6、【单选题】带符号二进制补码01011001和11010011所表示的十进制数分别为本题答案：【89，–45】7、【单选题】用8位二进制补码计算12+21所得结果为本题答案：【00100001】8、【单选题】用8位二进制补码计算–121–29时，所得结果产生溢出，若出现溢出，解决办法是只有进行位扩展。本题答案：【会】9、【单选题】十进制数8的5421BCD码表示为。本题答案：【1011】10、【单选题】字符Y的ASCII码的十六进制数表示为本题答案：【59】11、【单选题】将十六进制数(4E.C)H转换成二进制数是。本题答案：【01001110.11】12、【单选题】8位无符号二进制数(11111111)B所对应的十进制数是。本题答案：【255】13、【单选题】8位二进制补码(11111111)B所对应的十进制数真实值是。本题答案：【-1】14、【判断题】8位无符号二进制数可以表示的最大十进制数为256。对吗？本题答案：【错误】15、【判断题】对于一个带符号的二进制数，其最高位表示符号位，其余部分表示数值位，所以一个用补码表示的4位带符号二进制数1001表示的是十进制数–1。对吗？本题答案：【错误】16、【判断题】二进制码1010转换成格雷码为1111。对吗？本题答案：【正确】17、【判断题】二进制代码中8421BCD码、格雷码等都是有权码，而余3码、余3循环码等都是无权码。对吗？本题答案：【错误】18、【判断题】当关注各信号之间的逻辑关系而不用考虑数字电路的翻转特性时，可将数字波形画成理想的波形。本题答案：【正确】19、【判断题】本题答案：【错误】20、【判断题】将十进制数转换为二进制数，整数部分和小数部分需要分开进行。整数部分的转换方法是连续除以2直到商为0，每一步的余数作为二进制数的一位数字，最先获得的余数是二进制数的最低位，最后获得的是其最高位；小数部分的转换方法是连续乘以2直到满足误差要求，每一步取乘积的整数部分作为二进制数的一位数字，同样地，最先获得的整数部分是二进制数的最低位，最后获得的是其最高位。此说法对吗？本题答案：【错误】21、【判断题】无符号二进制数1001和0011的差等于0110，对吗？本题答案：【正确】22、【判断题】无符号二进制数1001和0101的乘积等于(101101)B，对吗？本题答案：【正确】23、【判断题】十进制数–25的8位二进制补码表示为(11100111)B，对吗？本题答案：【正确】24、【判断题】8位二进制补码所表示的数值范围为–256~+255，对吗？本题答案：【错误】25、【判断题】格雷码10110转换为二进制码后是11011，对吗？本题答案：【正确】26、【判断题】字符S的ASCII码值（1010011）在最高位设置奇校验位后，它的二进制表示为11010011，对吗？本题答案：【正确】27、【判断题】将一个八进制数写成（803.64），对吗？本题答案：【错误】第2章逻辑代数测验题1、【单选题】以下表达式中符合逻辑运算法则的是。本题答案：【A+1=1】2、【单选题】逻辑表达式A+BC=。本题答案：【(A+B)(A+C)】3、【单选题】的反函数是本题答案：【】4、【单选题】函数的对偶式为。本题答案：【】5、【单选题】函数L=AB+B+BCD=。本题答案：【B】6、【单选题】最小项的逻辑相邻项为。本题答案：【】7、【单选题】标准与或式是由构成的逻辑表达式。本题答案：【最小项相或】8、【单选题】当时，同一逻辑函数的两个最小项＝。本题答案：【0】9、【单选题】本题答案：【1】10、【单选题】设，为函数F的两个最大项，=。本题答案：【1】11、【单选题】四个逻辑相邻的最小项合并，可以消去_________个因子；本题答案：【2】12、【单选题】4变量逻辑函数的卡诺图中，有_________个方格与对应的方格相邻本题答案：【4】13、【单选题】函数,,的卡诺图表示如下，他们之间的逻辑关系是_________。本题答案：【】14、【单选题】若逻辑函数则F和G相与的结果为_________本题答案：【】15、【单选题】若逻辑函数则F和G相或的结果为_________。本题答案：【1】16、【单选题】本题答案：【】17、【单选题】逻辑函数的结果为.本题答案：【B】18、【单选题】求一个逻辑函数L的对偶式时，下列说法不正确的是.本题答案：【原变量换成反变量，反变量换成原变量。】19、【单选题】将逻辑函数展开为最小项的标准形式，总共有_______个最小项。本题答案：【7】20、【单选题】如果规定只能使用非门或者2输入与非门来实现L=AB+AC，则正确的逻辑图是.本题答案：【】21、【单选题】如果规定只能使用非门和2输入与非门来实现,则正确的逻辑图是.本题答案：【】22、【单选题】已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为。本题答案：【】23、【单选题】已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为。本题答案：【】24、【单选题】已知函数L(A，B，C，D)的卡诺图如图所示，则函数L的最简与-或表达式为。本题答案：【】25、【多选题】下列等式成立的是。本题答案：【(A+B)(A+C)=A+BC#A+AB=A#】26、【判断题】已知A+B=A+C，则B=C。对吗？本题答案：【错误】27、【判断题】已知AB=AC，则B=C。对吗？本题答案：【错误】28、【判断题】n个变量的最小项是包含全部n个变量的乘积项，在乘积项中每个变量只能以原变量的形式出现一次.对吗？本题答案：【错误】29、【判断题】用卡诺图化简一个逻辑函数，得到的最简与或式可能不是唯一的。对吗？本题答案：【正确】30、【判断题】。对吗？本题答案：【正确】第3章组合逻辑电路测验题1、【单选题】电路如图所示，输出端L的表达式为。本题答案：【】2、【单选题】由开关组成的逻辑电路如图所示，设开关A、B分别有如图所示为0”和“1”两个状态，则电灯F亮的逻辑式为。本题答案：【】3、【单选题】分析下图所示电路，输出函数F的表达式为。本题答案：【】4、【单选题】下图中，A、B为某逻辑电路的输入波形，Y为输出波形，则该逻辑电路为。本题答案：【或非门】5、【单选题】已知二变量输入逻辑门的输入A、B和输出F的波形如图所示，则该逻辑电路为。本题答案：【无法判断】6、【单选题】一个十六路数据选择器，其地址输入（选择控制端输入）端有_______个。本题答案：【4】7、【单选题】一个译码器若有100个译码输出端，则译码器地址输入端至少有_______个。本题答案：【7】8、【单选题】下列电路中，属于组合逻辑电路的是__________。本题答案：【译码器】9、【单选题】用四选一数据选择器实现函数，应使。本题答案：【】10、【单选题】组合逻辑电路中的竞争冒险是由______引起的。本题答案：【门电路的延时】11、【单选题】如图所示电路中，Y(A,B,C)的最小项表达式是（）本题答案：【Y=m(5,6,7)】12、【单选题】一位8421BCD码译码器的数据输入线与译码输出线的组合是。本题答案：【4:10】13、【单选题】设计一个对1000个符号进行二进制编码，则至少要位二进制数码。本题答案：【10】14、【单选题】设计一个裁判表决电路。裁判组由三个人组成：主裁判A、副裁判B和C。在判定一次比赛的结果时必须按照如下原则：只有当两个或两个以上裁判支持，并且其中有一个为主裁判时，比赛结果的裁决才有效。令A、B、C为1表示支持，为0表示反对。裁决Y为1表示有效，为0表示无效。下列表达式中能够实现该电路功能的是。本题答案：【Y=AB+AC】15、【单选题】当七段显示译码器的七个输出端状态为abcdefg=0011111时（高电平有效），译码器输入状态（8421BCD码）应为____________。本题答案：【0110】16、【单选题】下列表达式中不存在竞争冒险的有。本题答案：【】17、【单选题】函数，当变量的取值为。将不出现冒险现象。本题答案：【B=C=0】18、【单选题】设计一个4输入的二进制码奇校验电路，需要个异或门。本题答案：【3】19、【单选题】用3-8线译码器74HC138可以构成6-64线译码器，需要片74HC138。本题答案：【9】20、【单选题】为了使74HC138正常工作，使能输入端、和的电平应是。本题答案：【100】21、【单选题】多路数据分配器可以直接由来实现。本题答案：【译码器】22、【单选题】用两片4位比较器74HC85串联接成8位数值比较器时，低位片中的、、所接的电平应为。本题答案：【001】23、【单选题】如图所示电路中，Y的最小项表达式是本题答案：【Y=m(1,2,4,7,8,11,13,14)】24、【单选题】逻辑函数L的卡诺图如图所示，以下关于L的最简与或表达式正确的是.本题答案：【】25、【单选题】逻辑函数L的卡诺图如图所示，以下关于L的最简与或表达式正确的是.本题答案：【】26、【单选题】逻辑函数L的卡诺图如图所示，以下关于L的最简或与表达式正确的是.本题答案：【】27、【单选题】逻辑函数L的卡诺图如图所示，以下关于L的最简与或表达式正确的是.本题答案：【】28、【多选题】下图是能够对两个一位二进制数的大小进行比较的电路，下述说法正确的是.本题答案：【当AB时，L1=1，L2=0，L3=0.#当A=B时，L1=0，L2=1，L3=0.#当AB时，L1=0，L2=0，L3=1.】29、【判断题】实现两个一位二进制数相加的电路叫全加器。对吗？本题答案：【错误】30、【判断题】实现两个一位二进制数和来自低位的进位相加的电路叫全加器。对吗？本题答案：【正确】31、【判断题】组合逻辑电路通常由逻辑门和触发器组合而成。对吗？本题答案：【错误】32、【判断题】普通编码器的2个或2个以上的输入同时为有效信号时，输出将出现错误编码。对吗？本题答案：【正确】33、【判断题】当2个或2个以上的输入同时为有效信号时，优先编码器将只对优先级别高的输入进行编码。对吗？本题答案：【正确】34、【判断题】串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。对吗？本题答案：【正确】35、【判断题】当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象，称为竞争。由竞争而可能产生输出干扰毛刺的现象称为冒险。对吗？本题答案：【正确】36、【判断题】常用的消除组合逻辑电路中竞争冒险的方法有三种：发现并消除可能出现的互补变量运算、增加选通控制信号和使用滤波电路。对吗？本题答案：【正确】37、【判断题】二进制译码器的作用是将输入的代码译成特定的信号输出。对吗？本题答案：【正确】第6章VerilogHDL测验题1、【单选题】阻塞性赋值运算符为（）。本题答案：【=】2、【单选题】非阻塞性赋值运算符为（）。本题答案：【=】3、【单选题】在verilogHDL中，下列语句哪个不是条件语句？（）本题答案：【repeat】4、【单选题】在verilogHDL中，下列语句哪个不是循环语句？（）本题答案：【casez】5、【单选题】已知a=2’b10，b=3’b110，那么{a,b}＝（）本题答案：【5’b10110】6、【单选题】已知a=3'b101，b=5'b11001，那么{b,a}＝（）本题答案：【8’b11001101】7、【单选题】已知a=4’b1010，b=4’b1100，那么ab＝（）本题答案：【4’b1000】8、【单选题】已知a=4’b1010，b=4’b1100，那么(ab)＝（）本题答案：【1’b0】9、【单选题】下列语句中，不属于并行语句的是（）本题答案：【case语句】10、【单选题】下列VerilogHDL程序所描述的电路是（）moduleMED(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ=DATA;endendmodule本题答案：【D触发器】11、【单选题】如下VerilogHDL程序所描述的是一个触发器，对它的描述正确的是（）moduleFF(Q,DATA,CLK)inputDATA,CLK;outputQ;regQ;always@(posedgeCLK)beginQ=DATA;endendmodule本题答案：【该触发器对CLK信号的上升沿敏感。】12、【单选题】下列VerilogHDL程序所描述的是一个计数器，该计数器的模是（）modulecount(CLK,OUT);inputCLK;outputreg[3:0]OUT;always@(negedgeCLK)beginif(OUT==4'd11)OUT=0;elseOUT=OUT+1;endendmodule本题答案：【12】13、【单选题】在语句assignY=sel?0:1;中，当sel=0时，Y的值为()本题答案：【1】14、【单选题】在连续赋值语句中被赋值的变量应该定义为哪种数据类型()本题答案：【wire】15、【单选题】在VerilogHDL中，下列标识符不正确的是()。本题答案：【Real?】16、【单选题】随着EDA技术的不断完善与成熟，()设计方法更多的被应用于VerilogHDL设计当中。本题答案：【自顶向下】17、【单选题】基于EDA技术的现代电子系统设计流程为：原理图/HDL文本输入→功能仿真→()→布局布线→()→编程下载→硬件测试。正确的是()。①功能仿真②时序仿真③逻辑综合④配置⑤分配管脚本题答案：【③②】18、【单选题】对语句assignY=sel?A:B;进行逻辑综合，得到的硬件电路为()本题答案：【数据选择器】19、【单选题】下列VerilogHDL程序所描述电路是（）moduleTRI(EN,IN,OUT);inputIN,EN;outputOUT;assignOUT=EN?IN:1'bZ;endmodule本题答案：【三态门】20、【单选题】下列VerilogHDL程序所描述电路功能是（）moduleDataflow(A,En,Y);input[2:0]A;//输入端口声明inputEn;//输入端口声明output[7:0]Y;//输出端口声明assignY[0]=~(En~A[2]~A[1]~A[0]);assignY[1]=~(En~A[2]~A[1]A[0]);assignY[2]=~(En~A[2]A[1]~A[0]);assignY[3]=~(En~A[2]A[1]A[0]);assignY[4]=~(EnA[2]~A[1]~A[0]);assignY[5]=~(EnA[2]~A[1]A[0]);assignY[6]=~(EnA[2]A[1]~A[0]);assignY[7]=~(EnA[2]A[1]A[0]);endmodule本题答案：【3/8线译码器】21、【单选题】下列VerilogHDL程序所描述电路功能是（）moduleShiftReg(Q,Din,CP,CLR_);inputDin;//SerialDatainputsinputCP,CLR_;//ClockandResetoutputreg[3:0]Q;//Registeroutputalways@(posedgeCPornegedgeCLR_)if(!CLR_)Q=4'b0000;elsebegin//ShiftrightQ[0]=Din;Q[3:1]=Q[2:0];endendmodule本题答案：【移位寄存器】22、【判断题】有限状态机FSM分为组合和时序两种类型。本题答案：【错误】23、【判断题】VerilogHDL程序模块是以module开始，以endmodule结尾的。本题答案：【正确】24、【判断题】在模块中如果没有明确地说明输入、输出端口的数据类型，则其缺省值是位宽为1位的wire型变量。本题答案：【正确】25、【判断题】在串行语句块中，阻塞赋值语句按照它们在块中排列的顺序依次执行，即前一条语句没有完成赋值之前，后面的语句不可能被执行。本题答案：【正确】26、【判断题】相等运算符（＝＝）与全等运算符（＝＝＝）的用法一样，没有任何区别。本题答案：【错误】27、【判断题】下面是用过程赋值语句为异或门和与门建模写的一段程序，该程序正确吗？moduleGate(X1,X2,Y,Overflow);//designblockinputX1,X2;outputY,Overflow;initialbegin#10Y=X1^X2;overflow=X1X2;end;endmodule;本题答案：【错误】28、【判断题】下面是对两个8位二进制数的大小进行比较的程序，该程序正确吗？modulecomparator(AGTB,AEQB,ALTB,A,B);outputAGTB,AEQB,ALTB;input[7:0]A,B;alwaysif(AB)AGTB=1elseif((AB)ALTB=1elseAEQB;endmodule本题答案：【错误】29、【判断题】下面是将输入的4位二进制数转换成为两个8421BCD码的程序，该程序正确吗？module_4bitBIN2bcd(Bin,BCD1,BCD0);input[3:0]Bin;outputreg[3:0]BCD1,BCD0;always@(Bin)begin{BCD1,BCD0}=8'h00;if(Bin10)beginBCD1=4'h0;BCD0=Bin;endelsebeginBCD1=4'h1;BCD0=Bin-4'd10;endendendmodule本题答案：【正确】30、【判断题】下面是一个4位的双向移位寄存器程序，该程序正确吗？moduleUniversalShift(S1,S0,Din,Dsl,Dsr,Q,CP,CLR_);inputS1,S0;//SelectinputsinputDsl,Dsr;//SerialDatainputsinputCP,CLR_;//ClockandResetinput[3:0]Din;//ParallelDatainputoutput[3:0]Q;//Registeroutputreg[3:0]Q;always@(posedgeCPornegedgeCLR_)if(~CLR_)Q=4'b0000;elsecase({S1,S0})2'b00:Q=Q;//Nochange2'b01:Q={Dsr,Q[3:1]};//Shiftright2'b10:Q={Q[2:0],Dsl};//Shiftleft2'b11:Q=Din;//Parallelloadinputendcaseendmodule本题答案：【正确】第4章?锁存器和触发器测验题1、【单选题】如下图所示电路构成的锁存器，以下哪组R,S输入信号将导致相应信号撤销后，电路进入不确定状态本题答案：【1，1】2、【单选题】指出下图所示电路构成的锁存器为哪种类型的锁存器？本题答案：【逻辑门控D锁存器】3、【单选题】下图是D锁存器定时图，在中，表示输入信号D建立时间的是，表示输入信号D保持时间的是。本题答案：【】4、【单选题】以下关于锁存器和触发器描述正确的是本题答案：【锁存器是脉冲电平敏感器件，触发器是脉冲边沿敏感器件】5、【单选题】试指出下图所示电路对CP信号的敏感类型本题答案：【上升沿】6、【单选题】已知某触发器的电路结构如下图所示，请指出该触发器属于以下哪种类型的触发器本题答案：【维持阻塞触发器】7、【单选题】下图是D触发器的定时图，表示输入信号D建立时间的是，表示输入信号D保持时间的是。本题答案：【、】8、【单选题】如图所示维持阻塞D触发器电路图中，红色字体标注的反馈线中哪条线为置1维持线。本题答案：【A】9、【单选题】当输入端S和R为，由或非门构成的基本SR锁存器会出现不稳定状态。本题答案：【S=1，R=1】10、【单选题】当输入端S和R为，由或非门构成的基本SR锁存器保持原状态不变。本题答案：【S=0，R=0】11、【单选题】用或非门构成的基本SR锁存器，其特性方程中，约束条件为SR=0。这说明两个输入信号。本题答案：【不能同时为1】12、【单选题】当输入端和为，由与非门构成的基本SR锁存器会出现不稳定状态。本题答案：【=0,=0】13、【单选题】对于门控D锁存器来说，在条件下，输出端Q总是等于输入的数据D本题答案：【使能脉冲期间】14、【单选题】触发器有个稳定状态，它可以存储1位二进制码，存储8位二进制信息需要个触发器本题答案：【2,8】15、【单选题】触发器被清零（复位）后，Q和端的状态分别为和。本题答案：【0，1】16、【单选题】触发器的输出逻辑电平从1到0或从0到1的转换称为本题答案：【翻转】17、【单选题】触发器CP输入端的三角形符号指的是本题答案：【边沿触发】18、【单选题】下降沿触发的边沿JK触发器在CP下降沿到来之前J=1、K=0，而CP下降沿到来之后变为J=0、K=1，则触发器的状态为本题答案：【1】19、【单选题】假定锁存器的初始状态为0。对于下图所示的电路和输入波形，输出端Q的波形图为。本题答案：【】20、【单选题】假设电路的初始状态为Q=1，对于下图所示的电路和输入波形，输出端Q和的波形图为。本题答案：【】21、【单选题】在下图中，假设触发器的初态均为0，则Q的波形图为。本题答案：【】22、【单选题】在下图中，假设触发器的初态为0，则Q的波形图为。本题答案：【】23、【单选题】用CMOS电路74HCT02或非门构成消除机械开关抖动影响的电路及开关S由位置A到B时波形如图所示，试确定Q端的波形为。本题答案：【】24、【单选题】在下图中，假设所有触发器的初态均为0，则在时钟脉冲CP的作用下，Q1、Q0的波形图为。本题答案：【】25、【多选题】下图是D锁存器定时图，下列说法正确的是。本题答案：【表示输入数据信号D的建立时间。#表示输入数据信号D的保持时间。#表示使能信号E脉冲宽度的最小值。#表示输出信号对输入信号的响应延迟时间，即输出Q从低电平到高电平对信号D的延迟时间#表示输出信号对输入信号的响应延迟时间，即输出Q从高电平到低电平对信号E的延迟时间。】26、【多选题】由D触发器构成JK触发器的电路是.本题答案：【#】27、【多选题】在下图所示电路中，能完成T触发器逻辑功能的电路有.本题答案：【##】28、【多选题】在图示电路中，能完成的逻辑功能的电路有.本题答案：【##】29、【多选题】在图示电路中，能完成的逻辑功能的电路有.本题答案：【#】30、【判断题】JK触发器在JK输入信号的作用下可以工作在4个状态——置1，置0，保持和翻转。本题答案：【正确】31、【判断题】JK触发器当JK都为1时，下一个状态维持与现态一致。本题答案：【错误】32、【判断题】T触发器的下一状态与T输入信号保持一致。本题答案：【错误】33、【判断题】SR触发器输入信号的约束条件为S+R=0。本题答案：【错误】34、【判断题】触发器的状态通常指输出端的状态。本题答案：【错误】35、【判断题】由或非门构成的基本SR锁存器在S=1、R=0时，将使锁存器进入置位状态。本题答案：【正确】36、【判断题】由与非门构成的基本SR锁存器在=1、=0时，将使锁存器进入置位状态。本题答案：【错误】37、【判断题】下图所示D锁存器，只有当使能端E=1时，输入端D的值才会影响到Q的状态本题答案：【正确】38、【判断题】JK触发器有使输出不确定的输入条件。本题答案：【错误】39、【判断题】边沿JK触发器在输入J=K=1时，如果CP信号的频率为32kHz，则Q端输出脉冲的频率为16kHz。本题答案：【正确】40、【判断题】对于有异步置位端的D触发器，当异步置位信号无效时，在CP信号的作用下，才能响应D端的输入。本题答案：【正确】41、【判断题】触发器的传输延迟时间说明了输出端Q对于CP有效跳变沿响应时所需的时间。本题答案：【正确】42、【判断题】所有触发器的建立时间都不为零。本题答案：【正确】43、【判断题】触发器的保持时间是指在有效电平转换之前，数据必须保持不变的时间间隔。本题答案：【错误】44、【判断题】锁存器和触发器都属于双稳态电路，它们存在两个稳定状态，从而可存储、记忆1位二进制数据。对吗？本题答案：【正确】45、【判断题】虽然传输门控D锁存器和逻辑门控D锁存器的电路结构不同，但逻辑功能是完全相同的。对吗？本题答案：【正确】46、【判断题】下图两个非门构成的电路就是一个最基本的的双稳态电路。在接通电源后，它可能随机地进入0状态或1状态，且能长期保持这一位二进制数据不变。但因为没有控制机构，所以无法在工作时改变和控制它的状态，从而不能作为存储电路使用。对吗？本题答案：【正确】47、【判断题】触发器的电路结构与逻辑功能没有必然联系。同一种逻辑功能的触发器可以用不同的电路结构来实现；同一种电路结构的触发器可以实现不同的逻辑功能。对吗？本题答案：【正确】48、【判断题】如果在时钟脉冲CP=1期间，由于干扰的原因，使触发器的数据输入信号经常有变化，此时不能选用TTL主从型结构的触发器，而应该选用边沿型或维持阻塞结构的触发器。对吗？本题答案：【正确】第5章?时序逻辑电路测验题1、【单选题】一个8421BCD码计数器至少需要个触发器。本题答案：【4】2、【单选题】五个D触发器构成基本环形计数器，其有效循环状态数为。本题答案：【5】3、【单选题】三个D触发器构成模8的同步二进制加法计数器的初态为，经2016个时钟后，计数器状态为。本题答案：【】4、【单选题】有一同步时序电路，由三个上升沿触发的D触发器构成，其控制输入，由输出，则此序列为。本题答案：【1001011】5、【单选题】如图所示，异步计数器进入稳定状态之后，计数器能出现的最大数为。本题答案：【】6、【单选题】某时序电路的状态转换图如图所示，若输入序列X=110101（从最左边的位依次输入）时，设起始状态为，则输出序列为。本题答案：【101101】7、【单选题】某时序电路的状态图如图所示，该电路至少需要个控制输入端。本题答案：【2】8、【单选题】已知一个序列101检测器，若该检测器的输入序列和输出序列如下：输入A：0101011010输出Z：0001000010则以下两个状态图中，是该检测器的状态图。（初始状态为）本题答案：【】9、【单选题】用n个触发器构成计数器，可得到的最大计数容量（即计数模）为。本题答案：【】10、【单选题】如图所示的数字逻辑部件。其中各方框中均是用模N的计数器作N次分频器，则A处的频率是400kHz，B处的频率是40kHz，C处的频率是。本题答案：【2500Hz】11、【单选题】一个四位二进制减法计数器的起始值为1001，经过100个时钟脉冲作用之后的值为。本题答案：【0101】12、【单选题】某时序电路的输入为X，输出为Z，状态按排序，其状态转换真值表如下所示，则该电路的逻辑功能是。本题答案：【模3可逆计数器】13、【单选题】有一双向移位寄存器，高位在左，低位在右，欲将存放在该移位寄存器中的二进制数乘上十进制数，则需将该移位寄存器中的数左移位。本题答案：【2】14、【单选题】有，两个状态，条件可确定和不等价。本题答案：【输出不同】15、【单选题】如图所示同步时序电路的初始状态为00，以下三个选项中分别是、和输出Z对应于的波形图，其中不正确。本题答案：【】16、【单选题】同步时序电路中触发器的数目为N，状态数为M，则两者的关系为。本题答案：【】17、【单选题】某同步时序电路的状态图如下图所示，用D触发器设计时的最简激励方程组为,电路能否自启动。本题答案：【】18、【单选题】状态图如图所示，电路的输入为A，输出为Y，试用两个上升沿触发的JK触发器设计该电路，要求电路使用的门电路最少。则各个触发器的激励方程及输出方程为。本题答案：【】19、【单选题】一个模6计数器，其状态转换关系如下图，用T触发器设计时的最简激励方程组为,电路能否自启动。本题答案：【】20、【单选题】时序电路如图所示，分析电路确定电路的有效循环状态数为，能否自启动。本题答案：【6，能】21、【单选题】时序电路如图所示，分析电路确定电路的有效循环状态数为，能否自启动。本题答案：【7，能】22、【单选题】状态图如图所示，电路的输入为A，输出为Y，试用下降沿触发的D触发器设计该电路，则各个触发器的激励方程及输出方程为。本题答案：【】23、【单选题】已知可以重叠检测101序列检测器的输入序列、输出序列如下，其状态图为。输入A：010101101输出Z：000101001本题答案：【】24、【单选题】已知不可以重叠检测101序列检测器的输入序列、输出序列如下，其状态图为。输入A：0101011010输出Z：0001000010本题答案：【】25、【单选题】用触发器实现下图所示输出波形，每一个和的周期内，可以等分为段时间间隔相等的状态，需要电路有种状态来实现。本题答案：【4,4】26、【单选题】在某计数器的输出端观察到如图所示的波形，该计数器的模为。本题答案：【6】27、【单选题】电路如图所示，假设初始状态=000。由FF1和FF0构成的电路是进制计数器。这个电路为进制计数器。本题答案：【3，6】28、【单选题】某时序电路的状态图如图所示，设电路的初始状态为00，当序列A=110010自左至右输入时，该电路输出Z的序列为。本题答案：【101101】29、【单选题】已知时序电路的状态表如下表所示。如果电路的初始状态为a，输入信号A依次是1010111，试确定电路经历的状态，及输出序列。本题答案：【abababdc，0101010】30、【单选题】分析下图所示电路，判断启动信号过后，电路输出的状态依次为。本题答案：【】31、【单选题】电路如图所示。输入依次为，则电路构成模7计数器。本题答案：【1001】32、【单选题】电路如图所示。输入依次为，则电路构成模174计数器。本题答案：【01010010】33、【多选题】由三个触发器构成的移位寄存器状态转换图如图所示，现要设计一个模3的移位型计数器，状态分配可能是。本题答案：【#】34、【多选题】电路如图所示，经CP脉冲作用后，欲使，则A、B输入应为。本题答案：【A=0,B=0#A=1,B=1】35、【多选题】图示电路。本题答案：【是同步时序电路#能产生0111序列#可作模4计数器#电路能自启动】36、【多选题】任何一个同步时序逻辑电路的结构和功能可以用下面的函数表达式完整地描述。本题答案：【输出方程#激励方程#状态转换方程】37、【多选题】下图所示电路是。H、能自启动本题答案：【异步#递增#模16#能自启动】38、【判断题】描述同步时序电路的方程组有激励方程组、转换方程组和输出方程组，而描述异步时序电路的方程组除了以上三类之外，还多了一类时钟信号方程组，不过异步时序电路的这三类方程组与同步时序电路的这三类方程组相同。这个说法正确吗？本题答案：【错误】39、【判断题】用D锁存器不能构成移位寄存器，这个说法正确吗？本题答案：【正确】40、【判断题】同步计数器和异步计数器比较，同步计数器的显著优点是工作速度快。这个说法正确吗？本题答案：【正确】41、【判断题】在图(a)所示电路中，CP脉冲的频率为2kHz，则输出端Q的频率为4kHz；图(b)所示电路中，CP脉冲的频率为4kHz，则输出端Q的频率为4kHz。对吗？本题答案：【错误】42、【判断题】某电视机水平–垂直扫描发生器需要一个分频器将31500Hz的脉冲转换为60Hz的脉冲，构成此分频器至少需要9个触发器。对吗？本题答案：【错误】43、【判断题】根据最简二进制状态表确定输出函数表达式时，与所选触发器的类型无关。本题答案：【正确】44、【判断题】时序电路的根本特征是它任意时刻的输出不仅取决于当时的输入，而且还取决于电路原来的状态。因此，除了时钟CP外，没有输入变量的电路不是时序电路。本题答案：【错误】45、【填空题】已知状态表如下表所示，输入为，其状态图为。本题答案：【A】46、【填空题】试分析下图所示同步时序电路，其正确的状态图是。本题答案：【A】47、【填空题】试分析下图所示同步时序电路，其状态图是。本题答案：【B】48、【填空题】试分析下图所示同步时序电路，其状态图是。本题答案：【B】49、【填空题】已知一个序列1101检测器，若该检测器的输入序列和输出序列如下：输入A：0110110110输出Y：0000100100则以下两个状态图中，是该检测器的状态图。（初始状态为S0）本题答案：【A】50、【填空题】已知一个序列1101检测器，若该检测器的输入序列和输出序列如下：输入A：0110110110输出Y：0000100000则以下两个状态图中，是该检测器的状态图。（初始状态为）本题答案：【B】第7章逻辑门电路测验题1、【单选题】CMOS门电路如图所示，则输出端F对A、B的正逻辑表达式为。本题答案：【】2、【单选题】图(a)所示CMOS电路，其逻辑功能可用以下中的逻辑符号表示？本题答案：【】3、【单选题】CMOS反相器的负载电容，功耗电容，电源电压，输入矩形波的频率为1MHz，则反相器的动态功耗为。本题答案：【1.3mW】4、【单选题】基本的BiCMOS反相器电路的输出采用了两个双极型BJT管构成。本题答案：【推拉式输出级】5、【单选题】已知74LS04的参数为：74ALS04的参数为：则用一个74LS04反相器驱动两个74ALS04反相器和4个74LS04反相器吗？本题答案：【能】6、【单选题】电路如下图所示，输出L与输入A、B和C的逻辑表达式为。本题答案：【】7、【单选题】由OD异或门和OD与非门构成的电路如图所示，已知输出低电平时的最大输出电流，输出高电平时的漏电流,则上拉电阻的最小值为。本题答案：【1.2kΩ】8、【单选题】由OD异或门和OD与非门构成的电路如图所示，则输出与输入的逻辑关系式为。本题答案：【】9、【单选题】相比TTL器件，以下是一些关于CMOS逻辑门的说法，不正确的是。本题答案：【CMOS器件的噪声容限较小】10、【单选题】下图所示电路实现的逻辑功能为。本题答案：【或非门】11、【单选题】某逻辑门输入端A、B和输出端L的波形如图所示，则L与A、B之间的逻辑关系是。本题答案：【同或】12、【单选题】CMOS门电路的特点：静态功耗；而动态功耗随着工作频率的提高而；输入电阻；抗干扰能力比TTL。本题答案：【极低；增加；很大；高】13、【多选题】74LVC系列CMOS与非门在+3.3V电源工作时，输入端在以下哪些接法下属于逻辑0（74LVC系列输出和输入低电平的标准电压值为）？本题答案：【输入端接地#输入端接低于0.8V的电源#输入端接同类与非门的输出低电平0.2V#输入端到地之间接10k?的电阻】14、【多选题】下列哪些CMOS门可以将输出端并接使用？本题答案：【漏极开路（OD）输出#三态（TS）输出】15、【多选题】下图各个CMOS电路中，VIL、VIH分别为输入低、高电平。指出输出高电平的电路有。本题答案：【#】16、【多选题】指出下图所示电路中，能正常工作的有。本题答案：【##】17、【判断题】门的输入端个数称为门的扇入数。门电路正常工作情况下，带同类门电路的最大数量称为门的扇出数。对吗？本题答案：【正确】18、【判断题】类NMOS或非门的工作管是串联的，当输入全为高电平时，各管的导通电阻串联，使低电平输出电压升高，以致破坏正常逻辑功能；而类NMOS与非门的工作管是并联的，增加NMOS管的数目不会影响低电平输出电压的稳定，因而类NMOS电路多以与非门作为基本门电路。对吗？本题答案：【错误】19、【判断题】噪声容限表示门电路的抗干扰能力。电路的噪声容限愈大，其抗干扰能力愈强。对吗？本题答案：【正确】20、【判断题】传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间，其数值与电源电压VDD及负载电容的大小有关。本题答案：【正确】21、【判断题】功耗是门电路重要参数之一。功耗有静态和动态之分。所谓静态功耗是指电路输出没有状态转换时的功耗。而电路在输出发生状态转换时的功耗称为动态功耗。对吗？本题答案：【正确】22、【判断题】CMOS电路的动态功耗主要由两部分组成。一部分是电路输出状态转换瞬间MOS管的导通功耗。另一部分是因为CMOS管的负载通常是电容性的，当输出由高电平到低电平，或者由低电平到高电平转换时，会对电容进行充、放电，这个过程将增加电路的损耗。对吗？本题答案：【正确】23、【判断题】CMOS电路的动态功耗正比于转换频率和电源电压的平方。当工作频率增加时，CMOS门的动态功耗会线性增加。当电源电压增加时，电路的功耗也会增加。本题答案：【正确】24、【判断题】计算CMOS逻辑门的扇出数时，只使用静态的输入电流和输出电流计算。本题答案：【错误】25、【判断题】MOS数字集成电路的发展经历了由PMOS、NMOS到CMOS的过程，其中PMOS电路问世最早。PMOS管是以空穴为导电载流子，而NMOS管以电子为导电载流子，由于空穴的迁移率比电子低，因此，NMOS电路的工作速比PMOS电路快，而且PMOS使用负电源，与TTL电路不匹配，所以PMOS集成电路被NMOS电路取代。后来发展的CMOS电路有静态功耗低、抗干扰能力强等诸多优点而成为主流器件。对吗？本题答案：【正确】26、【判断题】在一个系统中，对于引脚封装相同的集成电路74LS00与74HC00可以互换使用。对吗？本题答案：【错误】27、【判断题】集成逻辑门电路在使用时，一般不让多余的输入端悬空，以防引入干扰信号。对多余输入端的处理以不改变电路工作状态及稳定可靠为原则。对吗？本题答案：【正确】28、【判断题】MOS型集成逻辑门有CMOS、NMOS、PMOS，双极型集成逻辑门主要有TTL和ECL，混合型集成逻辑门有BiCMOS。对吗？本题答案：【正确】29、【判断题】按照制造门电路晶体管的不同，集成门电路分为MOS型、双极型和混合型。对吗？本题答案：【正确】第8章半导体存储器测验题1、【单选题】ROM由存储阵列、地址译码器和组成。本题答案：【输出控制电路】2、【单选题】一个存储矩阵有64行、64列，则存储阵列的存储容量为个存储单元。本题答案：【4K】3、【单选题】以下哪种ROM的擦除过程就是数据写入过程？本题答案：【】4、【单选题】利用ROM实现四位二进制码到四位格雷码的转换，则该ROM的数据线有4根，地址线有根。本题答案：【4】5、【单选题】用ROM实现两个3位二进制数相乘的乘法器时，所需的容量为。本题答案：【】6、【单选题】利用ROM实现两个4位二进制数相乘的功能，则该ROM的地址线有根。本题答案：【8】7、【单选题】利用ROM实现两个4位二进制数相乘的功能，则该ROM的数据线有根。本题答案：【8】8、【单选题】同步SRAM的丛发读写操作模式指的是，根据外部给定的读写存储单元的首地址，在作用下，SSRAM可以连续读写接下来的若干个地址单元。本题答案：【时钟脉冲信号】9、【单选题】将256×1位ROM扩展为1024×1位ROM，地址线为根。本题答案：【10】10、【单选题】如下图所示的RAM芯片组成的存储器，存储器的总容量是。本题答案：【32×8】11、【单选题】用PLA实现组合逻辑时应将函数；而用ROM实现组合逻辑时不对函数作任何化简。本题答案：【进行化简】12、【单选题】PROM实现的组合逻辑函数如下图所示，则当XYZ等于000、001、011和101时，；当XYZ等于011、110、111和时，。本题答案：【101】13、【单选题】将256×1位ROM扩展为1024×8位ROM，共需片256×1位ROM。本题答案：【32】14、【单选题】在下图所示的LED点阵列字符动态显示电路中，若人的视觉暂留时间为0.05s，在满足LED阵列图像稳定不闪烁的情况下，CP脉冲的最低工作频率为。本题答案：【640Hz】15、【单选题】在下图所示的LED点阵列字符动态显示电路中，若将LED阵列改为16行×128列，则需要RAM的位数为。本题答案：【16】16、【判断题】半导体存储器是数字系统的重要组成部分，它可分为ROM和RAM两大类，属于MOS工艺制成的超大规模集成电路。本题答案：【错误】17、【判断题】同步RAM与异步RAM的主要差别在于前者的读写操作是在时钟脉冲节拍控制下完成的，同步RAM的读写速度低于异步RAM。本题答案：【错误】18、【判断题】DRAM中存储的数据如果不进行周期性的刷新，其数据将会丢失；而SRAM中存储的数据无需刷新，只要电源不断电就可以永久保存。本题答案：【正确】19、【判断题】一个16K×4的存储系统的起始地址为全0，其最高地址的十六进制地址码为3FFFH。本题答案：【正确】20、【判断题】用ROM可以实现各种组合逻辑函数。在设计实现时，只需列出真值表，逻辑函数的输入作为存储内容，输出作为地址，将内容按地址写入ROM即可。本题答案：【错误】第9章可编程逻辑器件测验题1、【单选题】在PLD器件的结构图中，在阵列的横线与竖线的交叉点上画“x”，表示横线与竖线是。本题答案：【编程连通的】2、【单选题】PLA是指。本题答案：【可编程逻辑阵列】3、【单选题】FPGA是指。本题答案：【现场可编程门阵列】4、【单选题】PAL具有固定连接的阵列和可编程的阵列。本题答案：【或，与】5、【单选题】GAL的与阵列，或阵列。本题答案：【可编程，固定】6、【单选题】若某CPLD中的逻辑块有36个输入（不含全局时钟、全局使能控制等），16个宏单元。理论上，该逻辑块可以实现个逻辑函数，每个逻辑函数最多可有个变量。本题答案：【16,36】7、【单选题】以下可编程逻辑器件中，集成密度最高的是。本题答案：【FPGA】8、【单选题】在系统可编程是指：对位于的可编程逻辑器件进行编程。本题答案：【用户电路板】9、【判断题】FPGA是一种可编程的大规模集成电路。本题答案：【正确】10、【判断题】CPLD和FPGA实现逻辑函数的原理是相同的。本题答案：【错误】11、【判断题】现在的可编程逻辑器件都是基于技术制造的。本题答案：【错误】12、【判断题】GAL器件是用电可擦除工艺制造的，具有CMOS的低功耗特性。本题答案：【正确】13、【判断题】GAL器件具有输出逻辑宏单元，使用户能够按需要对输出进行组态。本题答案：【正确】14、【判断题】CPLD器件主要由可编程的逻辑块、输入/输出块和可编程的内部互连线资源三部分组成。本题答案：【正确】15、【判断题】PROM和PAL一样，都是与阵列可编程，或阵列固定。本题答案：【错误】16、【判断题】CPLD与FPGA所采用的编程技术不同，CPLD是基于SRAM的编程技术，而FPGA则是基于或快闪存储器的编程技术。本题答案：【错误】17、【填空题】一旦断电，就会丢失所有的逻辑功能的高密度可编程逻辑器件是（）。（填大写英文字母）本题答案：【FPGA##%_YZPRLFH_%##fpga】第10章脉冲波形的产生与变换测验题1、【单选题】或非门构成的单稳态触发器电路如下，该单稳态触发器的稳态是。本题答案：【0】2、【单选题】或非门构成的单稳态触发器电路如下，该单稳态触发器的触发信号是。本题答案：【正脉冲】3、【单选题】或非门构成的单稳态触发器电路如下，该单稳态触发器的暂稳态维持时间为。本题答案：【0.7RC】4、【单选题】集成单稳态触发器74LS121电路结构如下图，该触发器的输出端稳态为。本题答案：【1】5、【单选题】集成单稳态触发器74LS121电路结构如下图，该触发器的输入端中个为正脉冲触发信号。本题答案：【B】6、【单选题】某单稳态触发器延时电路如下图所示，该电路输出信号的上升沿相对于的上升沿的延时时间约为。本题答案：【】7、【单选题】一单稳态触发器消除噪声电路如下图，要求该单稳态触发器的暂稳态时间。本题答案：【大于噪声脉宽，且小于信号脉宽】8、【单选题】已知一施密特触发器电路结构如下，该施密特触发器的正向阈值电压计算式为。本题答案：【】9、【单选题】一多谐振荡器电路如下，其振荡周期约为。本题答案：【1.4RC】10、【单选题】由施密特触发器构成的多谐振荡器，其振荡周期与因素相关本题答案：【与RC、正向阈值电压、负向阈值电压以及电源电压相关】11、【判断题】或非门构成的单稳态触发器电路如下，该单稳态触发器是可重复触发单稳态触发器。本题答案：【错误】12、【判断题】74LS121是可重复触发单稳态触发器。对吗？本题答案：【错误】13、【判断题】施密特触发器的正向阈值电压一定大于负向阈值电压。对吗？本题答案：【正确】14、【判断题】利用施密特触发器对信号进行整形时，将保持源信号的周期不变。对吗？本题答案：【正确】第11章A/D与D/A测验题1、【单选题】一个n位D/A转换器的分辨率可以表示为。本题答案：【n】2、【单选题】一个4位倒T型电阻网络D/A转换器中，电阻网络的电阻取值有________种。本题答案：【2】3、【单选题】一个4位权电阻网络D/A转换器，最低位对应的电阻值为40千欧，则最高位对应的阻值为千欧。本题答案：【5】4、【单选题】下面几种A/D转换器中，工作速度最高的是。本题答案：【并行比较型ADC】5、【单选题】为了保证取样所得到的信号uO(t)能够保留原输入信号uI(t)所包含的全部信息，即能够从信号uO(t)中将原先被取样信号恢复出来，取样频率fs和输入模拟信号的最高频率fimax之间的关系是。本题答案：【fs≥2fimax】6、【单选题】将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为。本题答案：【取样】7、【单选题】本题答案：【110】8、【判断题】倒T形电阻网络D/A转换器的转换精度优于权电流型D/A转换器。对吗？本题答案：【错误】9、【判断题】D/A转换器的分辨率既可以用输入数字量的位数n来表示，也有可以用最小输出电压与最大输出电压的比值来表示。对吗？本题答案：【正确】10、【判断题】D/A转换过程中的非线性误差是可以消除的。对吗？本题答案：【错误】11、【判断题】D/A转换器的转换速度通常可以用建立时间和转换速率这两个参数来描述。对吗？本题答案：【正确】12、【判断题】所有A/D转换器中的量化方法都是一样的。对吗？本题答案：【错误】13、【判断题】在A/D转换过程中，必然会出现量化误差。对吗？本题答案：【正确】《数字电子技术基础》期末考试试题1、【单选题】十进制数38.47的8421BCD码表示为。本题答案：【(00111000.01000111)BCD】2、【单选题】8位二进制补码所表示的数值范围为。本题答案：【–128~+127】3、【单选题】十进制数–25的8位二进制补码表示为。本题答案：【11100111】4、【单选题】无符号二进制数1001和0101的乘积等于。本题答案：【101101】5、【单选题】十六进制数(4E.C)H转换成二进制数为。本题答案：【01001110.11】6、【单选题】二进制数(101.101)B转换成十进制数为。本题答案：【5.625】7、【单选题】将二进制数(11111111)B转换成十进制数是。本题答案：【255】8、【单选题】将二进制补码(11111111)B转换成十进制数，其真实值是。本题答案：【-1】9、【单选题】逻辑函数=。本题答案：【B】10、【单选题】已知,则=___________________。本题答案：【】11、【单选题】逻辑函数F=A(B+C)的对偶函数F'是。本题答案：【】12、【单选题】逻辑函数F的反函数为，则函数F＝。本题答案：【】13、【单选题】函数转换成或非－或非式为.本题答案：【】14、【单选题】本题答案：【】15、【单选题】6变量逻辑函数F的一个最小项为m3，则m3+m3+m3的值为本题答案：【】16、【单选题】将函数本题答案：【】17、【单选题】逻辑函数L的卡诺图如图所示，以下关于L的最简与或表达式正确的是。本题答案：【】18、【单选题】逻辑函数F的卡诺图如图所示，以下关于F的最简或与表达式正确的是。本题答案：【】19、【单选题】逻辑函数L的卡诺图如图所示，以下关于L的最简与或表达式正确的是。本题答案：【】20、【单选题】下面哪种说法是正确的？。本题答案：【组合逻辑电路的输出只取决于当前时刻的输入；】21、【单选题】某电路如下图所示，输出逻辑表达式为。本题答案：【】22、【单选题】图示电路的逻辑功能是。本题答案：【奇校验电路】23、【单选题】一个输入为32线的二进制优先编码器，其编码输出端至少有线。本题答案：【5】24、【单选题】如果用3线-8线译码器（74HC138）和2线-4线译码器（74HC139）构成5线-32线译码器，则需要。本题答案：【4片74HC138和1片74HC139】25、【单选题】如果用1片8路数据选择器（74HC151）实现函数L=AB+BC（A、B和C分别对应数据选择器的高、中、低位地址端），则应使。本题答案：【D3=D6=D7=1，D0=D1=D2=D4=D5=0；】26、【单选题】下面关于组合逻辑电路中竞争冒险的说法，正确的是。本题答案：【竞争冒险的本质是门电路的传输延迟；】27、【单选题】试判断下图所示电路的逻辑功能。本题答案：【全加器】28、【单选题】设A1，A0为四选一数据选择器的地址码，其中A1为地址高位，A0为地址低位，X0~X3为数据输入，Y为数据输出，则输出Y与Xi和Ai之间的逻辑表达式为。本题答案：【】29、【单选题】八路数据选择器如图所示，该电路实现的逻辑函数是F=。本题答案：【】30、【单选题】下列各函数相等，其中无冒险现象的逻辑函数是。本题答案：【】31、【单选题】下图所示是一个用四位加法器构成的代码变换电路，若输入信号E3，E2，E1，E0为余3BCD码，则输出端S3S2S1S0是。本题答案：【8421BCD码】32、【单选题】由4位全加器74HC283构成的电路如图所示，输入X(X1X0)为二进制数，则Y的表达式为。本题答案：【Y=5X】33、【单选题】一个触发器可记录一位二进制代码，它有个稳态。本题答案：【2】34、【单选题】下图所示触发器电路，正确的输出波形是。本题答案：【QA】35、【单选题】由D触发器构成的电路及输入信号如图所示，电路的初始状态Q0、Q1均为0，则输出波形为。本题答案：【】36、【单选题】具有直接复位端和处于何种状态？本题答案：【】37、【单选题】由与非门构成基本SR锁存器时，其约束条件是。本题答案：【】38、【单选题】由或非门构成基本SR锁存器时，其约束条件为。本题答案：【SR=0】39、【单选题】由D触发器构成JK触发器的电路是。本题答案：【】40、【单选题】为了将D触发器转换成T触发器，下图所示的虚线框内应该是。本题答案：【同或门】41、【单选题】一个T’触发器，令其初态为0，则经过2017个时钟脉冲后其状态为。本题答案：【1】42、【单选题】下图是D触发器定时图，指出t0~t4各个时间段中，个时间段表示输入信号D的建立时间，个时间段表示输入信号D的保持时间。本题答案：【t0，t1】43、【单选题】不能构成移位寄存器的有本题答案：【基本SR锁存器】44、【单选题】时序电路输入和输出波形如图所示，该电路至少需要个触发器。本题答案：【3】45、【单选题】某串行输入串行输出右移位寄存器有256位，已知时钟频率为2MHz，数据从输入端到达输出端被延迟时间为。本题答案：【】46、【单选题】米利型时序电路的输出是的函数，穆尔型时序电路的输出是的函数。本题答案：【输入和状态变量，状态变量】47、【单选题】由T触发器构成时序电路如图所示，电路的有效循环状态数为，电路自启动。本题答案：【4；能】48、【单选题】由D触发器构成时序电路如图所示，Q1为CP的分频，电路自启动。本题答案：【4；能】49、【单选题】由D触发器构成的3位计数器如图所示，电路自启动。本题答案：【环形；能】50、【单选题】由JK触发器构成时序电路如图所示，电路为进制计数器，电路自启动。本题答案：【6；能】51、【单选题】某时序电路的状态转换图如下图所示，若输入序列X=110101时，设起始状态为S0，则最终状态为。本题答案：【S1】52、【单选题】一个米利型“0011”序列脉冲检查电路的最简状态表中包含个状态，电路中有个触发器。本题答案：【4，2】53、【单选题】某同步时序电路的状态表如表所示。若电路的初始状态为A，输入序列X等于011001，则电路产生的输出相应序列为。本题答案：【000010】54、【单选题】某同步时序电路的状态图如图所示。若电路的初始状态为A，则在输入序列01011011作用下的状态和输出相应序列分别为和。本题答案：【ABABCABC，00000100】55、【单选题】由74xx161组成的电路如图所示，Q3相对于CP是分频，Q3的占空比是。本题答案：【10，50%】56、【单选题】电路如图所示，假设初始状态Q2Q1Q0=000。由FF1和FF0构成的电路是进制计数器。这个电路为计数器。本题答案：【3；6】57、【单选题】同步计数器和异步计数器比较，同步计数器的显著优点是。本题答案：【工作速度快】58、【单选题】采用反馈清零法，利用具有异步清零功能的集成计数器74LVC161构成模9计数器，从状态0000开始计数，需将Q3端和端输出的信号通过一个与非门接至清零端口.本题答案：【Q0】59、【单选题】阻塞性赋值运算符为。本题答案：【=】60、【单选题】已知a=3'b101，b=5'b11001，那么{b,a}＝.本题答案：【8’b11001101】61、【单选题】已知a=4’b1010，b=4’b1100，那么(ab)＝.本题答案：【1’b0】62、【单选题】下列VerilogHDL程序所描述电路是.moduleTRI(EN,IN,OUT);inputIN,EN;outputOUT;assignOUT=EN?IN:1'bZ;endmodule本题答案：【三态门】63、【单选题】如下VerilogHDL程序所描述的是一个触发器，对它的描述正确的是.moduleFF(Q,Data,CP,nCR)inputData,CP,nCR;outputregQ;always@(posedgeCPornegedgenCR)beginif(!nCR)Q=0;elseQ=Data;endendmodule本题答案：【该触发器对CP信号的上升沿敏感，nCR为低电平有效的异步清零端。】64、【单选题】下列VerilogHDL程序所描述电路功能是.moduleShiftReg(Q,Din,CP,CLR_);inputDin;//SerialDatainputsinputCP,nCR;//ClockandClearoutputreg[3:0]Q;//Registeroutputalways@(posedgeCPornegedgenCR)if(!nCR)Q=4'b0000;elsebeginQ[3]=Din;Q[2:0]=Q[3:1];endendmodule本题答案：【移位寄存器】65、【单选题】下列VerilogHDL程序所描述电路功能是.module_4bit_cnt(CP,nCR,Q,Mod);inputCP,nCR,Mod;outputreg[3:0]Q;always@(posedgeCPornegedgenCR)if(~nCR)Q=4'b0000;elseif(Mod==1)Q=Q+1'b1;elseQ=Q-1'b1;endmodule本题答案：【具有异步清零功能的可逆计数器。Mod=1，递增计数，Mod=0，递减计数。】66、【单选题】下列VerilogHDL程序所描述电路功能是.moduleCNT(EN,CP,nCR,Q);inputEN,CP,nCR;outputreg[3:0]Q;always@(posedgeCPornegedgenCR)if(~nCR)Q=4'b0000;elseif(EN)beginif(Q=4'b1001)Q=4'b0000;elseQ=Q+1'b1;endelseQ=Q;endmodule本题答案：【具有异步清零功能的十进制递增计数器。】67、【单选题】对于下图所示电路，其输出逻辑表达式L=。本题答案：【】68、【单选题】对于下图所示电路，其输出逻辑表达式L=______________本题答案：【】69、【单选题】对于下图所示电路，其输出逻辑表达式L=。本题答案：【】70、【单选题】有一个集成电路，手册上规定VOL(max)=0.33V，VIL(max)=1.35V，VOH(min)=3.84V，VIH(min)=3.15V。那么差值VIL(max)-VOL(max)=1.02，称为；VOH(min)-VIH(min)=0.69V，称为。本题答案：【低电平噪声容限，高电平噪声容限】71、【单选题】CMOS门电路的特点：静态功耗；而动态功耗随着工作频率的提高而；输入电阻；抗干扰能力于TTL。本题答案：【极低；增加；很大；高】72、【单选题】漏极开路门使用时需要在与之间接一个电阻。本题答案：【输出端；电源】73、【单选题】在下图所示的三态门中，使能控制端EN1和EN2为0时，三态门输出为高阻态；EN1和EN2为1时，三态门为工作状态。不能保证该电路正常工作的条件是。本题答案：【EN1=EN2=1】74、【单选题】一个存储容量为256×8位的ROM，其地址码应为位。本题答案：【8】75、【单选题】64K×8的存储器共有__________。本题答案：【16根地址线，8根数据线】76、【单选题】设存储器的起始地址为全0，那么4K×4存储系统的最高地址的十六进制地址码是。本题答案：【FFFH】77、【单选题】用ROM实现两个3位二进制数相乘的乘法器时，存储器的容量至少需要位。本题答案：【】78、【单选题】用ROM实现无符号16位二进制数的加/减运算，要求有加/减模式控制、低位的进位输入以及进位输出。该ROM的地址线至少需要有根?数据线至少需要有根?本题答案：【34，17】79、【单选题】如果用容量为8K×8位的SRAM芯片构成16K×16位的存储器系统，需要片SRAM芯片。本题答案：【4】80、【单选题】用ROM实现将8位二进制数转换成十进制数（用BCD码表示）时，所需的容量为位。本题答案：【】81、【单选题】下图所示ROM存储芯片读时序图中，表示地址存取时间tAA的时间参数是。本题答案：【C】82、【单选题】以下哪类存储器的容量不能直接用表达式进行计算。其中，A表示存储芯片的地址线位数，D表示存储芯片的数据线位数。本题答案：【DRAM】83、【单选题】在可编程器件的结构图中，阵列中的横线与竖线的交叉点上画“”，表示。本题答案：【编程连接】84、【单选题】GAL的与阵列，或阵列。本题答案：【可编程，固定】85、【单选题】逻辑电路如图所示，输出逻辑函数表达式为。本题答案：【】86、【单选题】采用查找表(LUT)实现逻辑函数的可编程器件是。本题答案：【FPGA】87、【单选题】若某CPLD中的逻辑块有36个输入（不含全局时钟、全局使能控制等），16个宏单元。理论上，该逻辑块可以实现个逻辑函数，每个逻辑函数最多可有个变量。本题答案：【16,36】88、【单选题】两输入LUT示意图如图所示，其逻辑函数表达式L=。本题答案：【】89、【单选题】已知逻辑函数，若用2输入的LUT实现该逻辑函数，需要个LUT。本题答案：【4】90、【单选题】下列电路可以用作空调温度的控制电路。本题答案：【施密特触发器】91、【单选题】下列电路可以应用于触摸感应灯。本题答案：【单稳态触发器】92、【单选题】在一个施密特触发器的输入端输入一个频率为20kHz的正弦波，则在其输出端得到的方波的频率为本题答案：【20kHz】93、【单选题】一个施密特触发器的正向阈值电压为4.5V，负向阈值电压为2V，则其回差电压为。本题答案：【2.5V】94、【单选题】现有一个多谐振荡器，其暂稳态1维持时间为0.1ms，暂稳态2维持时间为0.15ms，该电路输出波形的频率为。本题答案：【4kHz】95、【单选题】某8位D/A转换器最大输出电压为5V，则输入数字量为时，输出电压为2V。本题答案：【01100110】96、【单选题】如图所示的四位权电阻网络D/A转换器中，若参考电压本题答案：【-0.4V】97、【单选题】下列不属于D/A转换误差。本题答案：【输入误差】98、【单选题】A/D转换器的系统误差是指。本题答案：【量化误差】99、【单选题】下列A/D转换器中，工作速度最高的