智能计算 忆阻器基础特性测试方法 征求意见稿

3智能计算忆阻器基础特性测试方法本文件规定了忆阻器的读、电形成、写、阵列并行计算等基础特性测3.1一种能够通过电阻值的变化记忆流经电荷量或磁通量的非线性两3.2G3.33.4Vread3.5I3.63.7Vwrite3.83.93.103.11Vforming3.12Vstep3.13VT3.14VG3.15VS3.16VD3.173.1853.194待测器件1T1M单元结构及其阵列集成方式如图1所示，其中，图1a）是1T1M单元结构及符号表示，图1b）是1T1M单元对应的阵列集成方式，通过在字线（Wordlines,WL）施加限流电压，同时，在位线（Bit忆阻器单元测试装置如图2所示，主要由半导6>6°<0.0004°75.1.3.2板级测试系统板级测试系统如图4所示，主要由数字-模拟转换器（DAC）、模拟-数字转换器（ADC）、跨阻放板级测试装置通过PC端输入控制信号，DAC产生所需的字线、位线和源线电压，对器件和阵列进5.2测试条件a)环境温度：15℃~35℃;c)环境气压：86kPa~11T1M单元的读操作用于测量器件电导，评估器件状态。图5a）中1T1M单元的读测试示意图，图5c）为读操作的时序图。9WL1WL0V=VWL1WL0BL2a)在晶体管栅极（G端）施加电压Von，保证VGS（VGS=VG-VS）满足VGS>VTH（VTH表示晶体管阈），），），c)测量对应列的输出电流Iread，计算获得器件单元的电导G。···············································································································Iread,i——第i次读出电流。复位和置位操作。电形成的器件、阵列基本结构和操作时序图如图6所示。a)1T1M单元的电形成操作a)在晶体管栅极（G端）施加电压Vonb)在忆阻器上电极（T端）施加电形成电压Vforming；a)在器件对应的字线施加电压VWLj=Von（VWLj表示第j列字线施加电压），使得晶体管工作在b)在器件对应的位线施加电压VBLi=Vforming（VBLi表示第i行位线施加），6.3写操作WL1VWL1V=VBL0BL1BL2a)1T1M单元的置位操作b)a)在对应位线BLi施加电压VBLi=VSET（VBLi表示第i行字线施加电压），其他位线b)在对应字线WLj施加电压VWLj=Von（VWLj表示第j列字线施加电压），开启晶体管并用于限流，a)1T1M单元的复位操作b)在晶体管栅极（G端）施加脉冲电压信号Von，开启晶体管；b)在对应字线WLj施加电压VWLj=Von，开启对应晶体管，其他字线接地；并行读测试同时选通多条字线，并在选定位线施加读出电流Vread，从而通过一次读操作获得多个1T1M单元电导值。并行读操作可以极大加快阵列的读取过程，提高数据读出的效率，增a)阵列并行读操作图9a）、图9b）分别为[n×m]型阵列并行读操作的结构示意图和操作时序图，b)在对应位线BLi输入读取电压Vread，同时，将其他位线以及源线接地，使对应晶体管工作在线性Gij=························································7.2并行写操作并行写操作能够同时对器件阵列的一行或一列进行置位或复位操作，极大提高了阵列的写入操作a)并行置位操作b)并行置a)将阵列进行并行复位操作;b)对需要置位的行对应的位线输入电d)循环采用b)、c)方式，置位整个阵列;e)采用读操作，得到置位后阵列的注：并行置位操作时，该行无需置位的器件对应的字线需接地，关闭晶a)并行复位操作b)并行复a)将复位列需复位的器件对应的位线接地，复位列对应源线输入复位信号VRESET；b)将需要复位列对应的字线开启，同时其他字线接地;7.3并行计算a)阵列并行计算a)将需要计算列对应的字线WL输入开启电压，其他未使用的d)采用最小二乘法将输出电流与期望计算结果进行拟合，得到拟合参测试报告中应给出下列信息：a)测试人员及测试时间；b)对本标准的引用；c)测试装置说明；e)样品描述，包括但不限于忆阻器件结构说明、样品尺寸、阵列集成方式）；f)单元的电形成测试结果，包括但不限于Von、Vformig)单元的读操作测试结果，包括但不限于Von、Vreadh)单元的置位操作测试结果，包括但不限于Von、VSET、tdi)单元的复位操作测试结果，包括但不限于Von、VRESET、tdelay、tRESET、Gj)