《Verilog HDL数字系统设计与应用》 课件 FPGA-第2章-开发工具的介绍和使用

第2章

开发工具的介绍和使用2.1Vivado软件的介绍

Vivado设计套件是Xilinx厂商于2008年研发的，2012年发布的高度集成FPGA开发环境。Vivado彻底完善了FPGA硬件开发堆栈的基础，提供系统到IC级别的设计工具，旨在提供超高生产力的设计方法。Vivado是在原有ISE设计套件的基础上研发的，在各方面性能上有很大改进，比如数据格式的统一、业界的标准性、强大的脚本功能，可以使用C语言开发或在DSP上开发，仿真速度可达ISE的3倍，使用C/C++语言可将验证速度提高100倍。随着Xilinx芯片架构的持续发展，Vivado也不断增加新应用领域，比如针对嵌入式开发人员的SDSoC，为数据中心部署开发的SDAccel，以及面向AI的工具包。目前，Vivado套件支持Xilinx高端系列产品，能够在Windows系统和Linux系统下进行大型复杂系统设计，极大丰富了FPGA的应用生态。2.2Vivado软件的使用1、工程创建：（1）双击Vivado软件，弹出Vivado欢迎界面。（2）在QuickStart中点击CreatProject选项，在NewProject向导中点击Next，填写工程名和存储路径。工程名和存储路径要求必须是英文字母、数字和下划线等字符组合，并要求以英文字母开始。（3）选择RTLProject，为工程选择类型。（4）根据自己的需要，选择一款FPGA开发芯片，在DefaultPart对话框中选择FPGA型号。（5）NewProjectSummary中显示了新建工程的硬件信息是否完整，如有异议可点击Back进行修改，无异议可点击Finish完成工程创建。1、工程创建（1）双击Vivado软件，弹出Vivado欢迎界面。1、工程创建（2）在QuickStart中点击CreatProject选项，在NewProject向导中点击Next，填写工程名和存储路径。工程名和存储路径要求必须是英文字母、数字和下划线等字符组合，并要求以英文字母开始。1、工程创建（3）选择RTLProject，为工程选择类型。1、工程创建（4）根据自己的需要，选择一款FPGA开发芯片，在DefaultPart对话框中选择FPGA型号。1、工程创建（5）NewProjectSummary中显示了新建工程的硬件信息是否完整，如有异议可点击Back进行修改，无异议可点击Finish完成工程创建。2.2Vivado软件的使用2、添加建设文件：（1）在Vivado工程界面的PROJECTMANAGER中选择AddSources或者在File中点击AddSources，选择Addorcreatedesignsources。（2）在AddorCreateDesignSource向导中点击CreateFile，填写文件类型（lab1.v）、文件名和位置，然后点击Finish。（3）弹出的定义模块窗口中，可以修改模块名（lab1）、定义模块端口，然后点击OK。（4）在Sources界面中的DesignSources中双击lab1.v，在lab1.v工程文件中输入相应代码。2、添加建设文件（1）在Vivado工程界面的PROJECTMANAGER中选择AddSources或者在File中点击AddSources，选择Addorcreatedesignsources。2、添加建设文件（2）在AddorCreateDesignSource向导中点击CreateFile，填写文件类型（lab1.v）、文件名和位置，然后点击Finish。2、添加建设文件（3）弹出的定义模块窗口中，可以修改模块名（lab1）、定义模块端口，然后点击OK。2、添加建设文件（4）在Sources界面中的DesignSources中双击lab1.v，在lab1.v工程文件中输入相应代码。2.2Vivado软件的使用3、仿真：（1）在File中点击AddSources，选择Addorcreatesimulationsources，添加或创建仿真源文件。（2）在添加源文件向导中选择CreateFile，在CreateSourceFile中填写文件类型(Verilog)、文件名（lab1_tf）和位置，然后点击Finish。（3）双击Sources内SimulationSources中的仿真文件（lab1_tf.v）。（4）编写测试程序。（5）选择SIMULATION中的RunSimulation，运行RunBehavioralSimulation，进行行为仿真。（6）在SIMULATION窗口中可看到相应的波形，可用Ctrl+滚轮放大或缩小仿真波形图。3、Vivado软件的仿真（1）在File中点击AddSources，选择Addorcreatesimulationsources，添加或创建仿真源文件。3、Vivado软件的仿真（2）在添加源文件向导中选择CreateFile，在CreateSourceFile中填写文件类型(Verilog)、文件名（lab1_tf）和位置，然后点击Finish。3、Vivado软件的仿真（3）双击Sources内SimulationSources中的仿真文件（lab1_tf.v）。3、Vivado软件的仿真（4）编写测试程序。3、Vivado软件的仿真（5）选择SIMULATION中的RunSimulation，运行RunBehavioralSimulation，进行行为仿真。3、Vivado软件的仿真（6）在SIMULATION窗口中可看到相应的波形，可用Ctrl+滚轮放大或缩小仿真波形图。2.2Vivado软件的使用4、约束文件：（1）在File中点击AddSources，选择Addorcreatecontraints，添加或创建约束文件。（2）在添加源文件向导中选择CreateFile，在CreateConstraintsFile中填写文件类型(XDC)、文件名(lab1)和位置，约束文件类型为XDC，然后点击OK和Finish。（3）在弹出的约束文件lab1.xdc中，编写与开发板FPGA相对应的引脚约束条件。（4）引脚约束的另外一种方法：在左边FlowNavigator（流动导航器）中双击IMPLEMENTATION中的RunImplementation（运行与实现）进行综合和实现。（5）在弹出的SynthesisCompleted（完成综合）提示对话框中，选择RunImplementation后点击OK。（6）在IMPLEMENTEDDESIGN中的I/OPorts内，填写端口对应的引脚编号和I/O标准，并保存，这里可以将I/OStd改成LVCMOS33。4、Vivado软件的约束文件（1）在File中点击AddSources，选择Addorcreatecontraints，添加或创建约束文件。4、Vivado软件的约束文件（2）在添加源文件向导中选择CreateFile，在CreateConstraintsFile中填写文件类型(XDC)、文件名(lab1)和位置，约束文件类型为XDC，然后点击OK和Finish。4、Vivado软件的约束文件（3）在弹出的约束文件lab1.xdc中，编写与开发板FPGA相对应的引脚约束条件。4、Vivado软件的约束文件（4）引脚约束的另外一种方法：在左边FlowNavigator（流动导航器）中双击IMPLEMENTATION中的RunImplementation（运行与实现）进行综合和实现。4、Vivado软件的约束文件（5）在弹出的SynthesisCompleted（完成综合）提示对话框中，选择RunImplementation后点击OK。4、Vivado软件的约束文件（6）在IMPLEMENTEDDESIGN中的I/OPorts内，填写端口对应的引脚编号和I/O标准，并保存，这里可以将I/OStd改成LVCMOS33。2.2Vivado软件的使用5、生成编译文件并下载：（1）在左边的FlowNavigator中双击PROGRAMANDDEBUG中的GenerateBitstream生成比特流编码文件。（2）如果是第一次连接开发板，应选择AutoConnect或者OpenNewTarget查找目标板卡，如果已接连，板卡上电后会自动查找到芯片。（3）在左边的FlowNavigator中，双击PROGRAMANDDEBUG中的OpenHardwareManager打开硬件管理器，双击ProgramDevice，在弹出的对话框中选择Bitstreamfile文件点击program。5、Vivado软件生成编译文件并下载（1）在左边的FlowNavigator中双击PROGRAMANDDEBUG中的GenerateBitstream生成比特流编码文件。5、Vivado软件生成编译文件并下载（2）如果是第一次连接开发板，应选择AutoConnect或者OpenNewTarget查找目标板卡，如果已接连，板卡上电后会自动查找到芯片。5、Vivado软件生成编译文件并下载（3）在左边的FlowNavigator中，双击PROGRAMANDDEBUG中的OpenHardwareManager打开硬件管理器，双击ProgramDevice，在弹出的对话框中选择Bitstreamfile文件点击program。2.3QuartusPrime软件的介绍

QuartusPrime是英特尔公司基于成熟可靠的QuartusII基础上，发布的一款FPGA开发软件，支持丰富的知识产权（IP）内核，提供系统级可编程单芯片（SOPC）设计的完整设计环境，能够有效加速大规模FPGA设计流程。该软件提供精简版、标准版和专业版三种版本。QuartusPrime精简版面向入门级用户，免许可授权，支持基于Max、Cyclone系列器件系统开发。标准版则需要订购许可，不仅包含对早期设备家庭的广泛支持，还提供IP基本套件和SoC套件，涵盖Max、Cyclone、Arria、Stratix等系列。QuartusPrime专业版软件主要支持从Arria10器件系列开始的下一代高端FPGA和先进特性，如Chiplets物理IP、HyperFlex寄存器结构、多样时序优化等。

从设计输入和优化，直至综合、适配、仿真和验证各个阶段，QuartusPrime软件包括了设计英特尔FPGA、SOC和CPLD所需的一切，确保设计输入，快速处理和简单的器件编程。QuartusPrime软件中集成了新的Spectra-Q综合工具，支持具有数百万逻辑元件的FPGA器件，该软件还集成了新的前端语言解析器，扩展了对Verilog-2005标准和VHDL-2008标准，增强了RTL级的设计功能。软件强大的功能为设计人员提供了理想的平台，以满足下一代设计需求。2.4QuartusPrime软件的使用1、工程创建：（1）双击QuartusPrime软件，弹出QuartusPrime欢迎界面。（2）点击NewProjectWizard或者依次选择File->New，选择NewQuartusPrimeProject，然后点击OK。（3）弹出对话框，直接点击Next，该窗口显示工程设置需要包括步骤。若下次不需要再显示该对话框，可以把图中左下角时Don’tshowmethisintroductionagain选项勾选上。（4）设置工程存放路径、工程名字和顶层实体名字。在弹出的Directory,Name,Top-LevelEntity对话框中，点击对话框最上一栏右边的按钮“…”，找到当前工程存放的英文目录文件夹。在第二栏中填写工程名字（mux2_1）作为当前工程的名字，第三栏是顶层文件的实体名，一般与工程名相同。设置完后点击Next。2.4QuartusPrime软件的使用1、工程创建：（5）将已经做好的相关设计文件加入当前工程，若无需加入的设计文件，则直接点击Next。（6）择目标器件，对话框为选择目标器件窗口。在Devicefamily栏下选择相应的器件系列，在Showin‘Availabledevices’list栏中可以选择芯片的封装、引脚数、速度等级等，在Availabledevices栏中选择开发板中具体的芯片型号。设置好后，点击Next。（7）选择综合器和仿真器.弹出的EDAToolsettings对话框为选择仿真器和综合器的窗口。在DesignEntry/Synthesis中选择综合器栏，如不进行可选择<None>，默认为QuartusPrime自带的综合器。如选择其他的综合器，则需要提前安装好该综合器。在Simulation一栏里对仿真器进行选择，选择modelSim进行仿真，在后面的Format中选择VerilogHDL。然后点击Next。2.4QuartusPrime软件的使用1、工程创建：（8）工程设置信息总结窗口，该对话框是对上述设置的汇总，如果信息没有错误，则点击Finish完成工程的创建，如果信息有错误，则点击Back返回修改。1、QuartusPrime软件工程创建（1）双击QuartusPrime软件，弹出QuartusPrime欢迎界面。1、QuartusPrime软件工程创建（2）点击NewProjectWizard或者依次选择File->New，选择NewQuartusPrimeProject，然后点击OK。1、QuartusPrime软件工程创建（3）弹出对话框，直接点击Next，该窗口显示工程设置需要包括步骤。若下次不需要再显示该对话框，可以把图中左下角时Don’tshowmethisintroductionagain选项勾选上。1、QuartusPrime软件工程创建1、QuartusPrime软件工程创建（4）设置工程存放路径、工程名字和顶层实体名字。在弹出的Directory,Name,Top-LevelEntity对话框中，点击对话框最上一栏右边的按钮“…”，找到当前工程存放的英文文件夹。在第二栏中填写工程名字作为当前工程的名字，第三栏是顶层文件的实体名，一般与工程名相同。设置完后点击Next。1、QuartusPrime软件工程创建1、QuartusPrime软件工程创建（5）将已经做好的相关设计文件加入当前工程，若无需加入的设计文件，则直接点击Next。1、QuartusPrime软件工程创建（6）择目标器件，对话框为选择目标器件窗口。在Devicefamily栏下选择相应的器件系列，在Showin‘Availabledevices’list栏中可以选择芯片的封装、引脚数、速度等级等，在Availabledevices栏中选择开发板中具体的芯片型号。设置好后，点击Next。1、QuartusPrime软件工程创建1、QuartusPrime软件工程创建（7）选择综合器和仿真器.弹出的EDAToolsettings对话框为选择仿真器和综合器的窗口。在DesignEntry/Synthesis中选择综合器栏，如不进行可选择<None>，默认为QuartusPrime自带的综合器。如选择其他的综合器，则需要提前安装好该综合器。在Simulation一栏里对仿真器进行选择，选择modelSim进行仿真，在后面的Format中选择VerilogHDL。然后点击Next。1、QuartusPrime软件工程创建