电子技术基础项目化教程 课件 项目7 组合逻辑电路的设计

1.项目内容3.能力要求下页总目录2.知识点7.1项目分析7.1项目分析下页首页上页数字电路分为两类：组合逻辑电路和时序逻辑电路。

组合逻辑电路的特点是不具有记忆功能，即输出变量的状态只取决于该时刻输入变量的状态，与电路原来的输出状态无关。

1.项目内容本项目将讨论由逻辑门电路构成的组合逻辑电路的分析和设计方法。下页上页首页2.知识点①组合逻辑电路概述；②组合逻辑电路的分析；③组合逻辑电路的设计；④组合逻辑电路中的竞争冒险。3.能力要求①会对逻辑电路进行分析；②会对组合逻辑电路进行设计。7.2相关知识7.2.1组合逻辑电路概述7.2.2组合逻辑电路的分析7.2.3组合逻辑电路的设计7.2.4组合逻辑电路中的竞争冒险7.2.5常用组合电路7.2相关知识7.2.1组合逻辑电路概述下页上页首页7.2.1组合逻辑电路概述

逻辑电路按照其功能的不同，可以把数字电路分成两大类，一类是组合逻辑电路，简称组合电路；另一类是时序逻辑电路，简称时序电路。什么叫组合逻辑电路呢？在t=a时刻有输入X1、X2、……Xn，那么在t=a时刻就有输出Y1、Y2、……Ym，每个输出都是输入X1、X2、……Xn的函数，如图7-1所示。

图7-1

组合逻辑电路的方框图

下页上页首页在图7-1中，输出信号与输入信号之间有一定的逻辑关系，可以表示为：

Y1=f1（X1、X2、……Xn）Y1=f2（X1、X2、……Xn）

Ym=fm（X1、X2、……Xn）下页上页首页从以上概念可以知道组合逻辑电路的特点是电路在任意时刻的输出状态只取决于该时刻的输入状态，而与该时刻之前的电路状态无关，可总结为：即刻输入，即刻输出。任何组合逻辑电路可由表达式、真值表、逻辑图和卡诺图等四种方法中的任一种来表示其逻辑功能。7.2相关知识7.2.2组合逻辑电路的分析下页上页首页7.2.2组合逻辑电路的分析

1．组合逻辑电路的分析步骤分析组合逻辑电路的目的，就是要找出电路输入和输出之间的逻辑关系，分析步骤如下：（1）根据给定的逻辑电路，写出逻辑函数表达式（采用逐级写出逻辑函数表达式），最后写出该电路的输出与输入的逻辑表达式。（2）首先对写出的逻辑函数表达式进行化简，一般系用公式法或卡诺图法。下页上页首页（3）由简化的逻辑表达式列出真值表。

（4）根据真值表和逻辑表达式对逻辑电路进行分析，判断该电路所能完成的逻辑功能，作出简要的文字描述，或进行改进设计。下页上页首页2.组合逻辑电路的分析举例

例7-1分析如图7-2所示组合逻辑电路的逻辑功能。

图7-2例7-1逻辑电路图

下页上页首页解：（1）写出逻辑函数表达式：

（2）化简函数表达式：

（3）根据表达式列出真值表（4）根据真值表描述电路逻辑功能。由表可知，当输入A＝B时，输出Y为1，当输入A≠B时，输出Y为0。该电路实质上是一个同或门电路。ABY001010100111例7-2分析如图7-3所示组合逻辑电路的逻辑功能。

图7-3组合逻辑电路分析例题图

解：（1）写出逻辑函数表达式：

（2）化简函数表达式：由卡诺图证实该表达式已为最简式，无需化简。下页上页首页（3）根据表达式列出真值表，如表7-2所示。

ABCY00000011010101111001101111011110

表7-2例7-2真值表（4）根据真值表描述电路逻辑功能。由表7-2可知，当输入A＝B＝C时，输出Y为0，否则输出Y为1。该电路实质上是一种输入不一致鉴别器。

7.2相关知识7.2.3组合逻辑电路的设计下页上页首页7.2.3组合逻辑电路的设计

1.组合逻辑电路的设计步骤所谓组合逻辑电路设计方法，就是从给定逻辑功能的要求，求出逻辑电路图的过程。而组合逻辑电路的设计步骤正好与分析步骤相反，可以归纳成五步。下页上页首页（1）对命题要求的逻辑功能进行分析，确定逻辑变量，并进行逻辑赋值。实际设计要求，可能是一段文字说明，或是一个具体的逻辑问题。命题分析就是要确定命题隐含的因果关系，找出原因和结果相关的因素，并分别作为输入和输出变量。逻辑赋值是指针对不同逻辑信号的不同状态分别用哪个逻辑信号来表示的过程。

下页上页首页（2）根据设计的逻辑要求列真值表。真值表是用表格的形式来描述输出变量和输入变量之间的逻辑关系。根据因果关系，把变量的各种取值和相应的函数值，一一在表格中体现出来，而变量取值顺序则常按二进制数递增排列。值得注意的是，对同一个命题，状态赋值不同，得到的真值表是不一样的，即输出和输入之间的逻辑变化关系也就不一样。（3）根据真值表写出函数表达式。

下页上页首页（4）化简函数表达式或作适当形式的变换。用公式法或者图形法化简得到最简与或表达式。如果变量较少时，用图形法；如果变量较多可用公式法进行化简。设计器件一般要求用特定的门电路实现命题要求的功能，此时需对表达式作适当形式的变换。例如，若采用与非门，则应变换成与非表达式；若采用或非门，则应变换成或非表达式；若采用与或非门，则应变换成与或非表达式。

下页上页首页（5）画出逻辑图，进行实验验证。值得注意的是，这些步骤并不是固定不变的，实际设计时，应根据具体情况和问题难易程度有的步骤是可省略的。通常情况下的逻辑电路的设计都是在理想情况下进行的，但是由于半导体参数的离散性以及电路存在过渡过程，造成信号在传输过程中通过传输线或器件都需要一个响应时间-延迟。所以，在理想情况下设计出的电路有时在实际应用中会出现一些错误，这就是组合逻辑电路中的竞争与冒险，应在逻辑设计中要特别注意的。下页上页首页当设计出一个组合逻辑电路后，首先应进行静态测试，也即先按真值表依次改变输入变量，测得相应的输出逻辑值，检验逻辑功能是否正确。然后再进行动态测试，观察有否存在竞争冒险。对于不影响电路功能的冒险可以不必消除，而对于影响电路工作的冒险，在分析属于何种类型冒险后，设法给于消除。

下页上页首页2.组合逻辑电路的设计举例

例7-3设计一个三变量多数表决电路，执行的功能是：少数服从多数，多数赞成时决议生效。（要求用与非门实现）解：（1）分析命题，设三变量为A、B、C作输入，输出函数为Y，对逻辑变量赋值，A、B、C同意为1，不同意为0，输出函数Y=1表示表决通过，Y=0表示不通过。

（2）根据设计的逻辑要求列出真值表，如表7-3所示

ABCY00000010010001111000101111011111

表7-3真值表下页上页首页（3）根据真值表写出函数表达式。

（4）化简函数表达式，并作适当形式的变换。

下页上页首页（5）画出电路图，如图7-4所示。

图7-4下页上页首页例3-4某设备有开关A、B、C，要求仅在开关A接通的条件下，开关B才能接通；开关C仅在开关B接通的条件下才能接通，违反这一规程，则发出报警信号。设计一个由与非门组成的能实现这一功能的报警控制电路。解：（1）分析命题，确定逻辑变量，进行逻辑赋值。根据题意，三个开关A、B、C的状态应作为输入变量，报警控制电路发出报警信号应作为输出变量，用Y表示。设开关接通用“1”表示，断开用“0”表示；报警用“1”表示，不报警用“0”表示。

下页上页首页（2）列真值表。根据命题表明的逻辑关系和上述假设，可列出如表7-4所示的真值表。

ABCY00000011010101111000101111001110

表7-4真值表下页上页首页（3）根据真值表写出函数表达式，并化简得。

（4）全部用与非门实现表达式，作与非表达式的变换，得:

（5）画出电路图，如图7-5所示。图7-5下页上页首页如果全部用或非门实现逻辑函数表达式，根据已知的真值表，再采用合并0再求反的方法写出逻辑函数表达式，在进行化简得。即：再将函数表达式利用还原律和摩根定律进行适当形式的变换，即可得到或非表达式。下页上页首页根据表达式画出电路图，如图7－6所示。

如图7－6下页上页首页利用还原律将所得的与或式作适当形式的变换，即。由上式可得到由一个与或非门和一个非门构成的逻辑电路，如图7-7所示。图7-7例7-5用门电路设计一个将8421BCD码转换为余3码的变换电路。

解：（1）分析题意，列真值表。该电路输入为8421BCD码，输出为余3码，因此它是一个四输入、四输出的码制变换电路，其框图如图7-8(a)所示。根据两种BCD码的编码关系，列出真值表，如表7-5所示。由于8421BCD码不会出现1010~1111这六种状态，因此把它视为无关项。ABCDY3

Y2

Y1

Y00

0

0

00

0010

0100

0

1

10

1

0

00

1

0

1011

0011

11

0001

0

0

11

010101

1110

011011

110111

10

0

1

101000

1

0

10

1

1

00

1

1

11

0

0

01

0

0

11

0101

0

1

11

1

0

0×

×

×

××

×

×

××

×

×

××

×

×

××

×

×

××

×

×

×下页上页首页

（2）选择器件，写出输出函数表达式。题目没有具体指定用哪一种门电路，因此可以从门电路的数量、种类、速度等方面综合折衷考虑，选择最佳方案。该电路的化简过程如图7-8(b)所示。

下页上页首页变换时一方面应尽量利用公共项以减少门的数量，另一方面减少门的级数，以减少传输延迟时间，因而得到输出函数式为：

下页上页首页

（3）画逻辑电路。该电路采用了三种门电路，速度较快，逻辑图如图7-9所示。

图7-98421BCD码转换为余3码的电路7.2相关知识7.2.4组合逻辑电路中的竞争冒险下页上页首页7.2.4组合逻辑电路中的竞争冒险

1.产生竞争冒险的原因在图7-10（a）所示组合电路中，当忽略门电路D1的延迟时间对电路产生的影响时，由于加在D2的输入信号为互补信号，所以，Y始终为“0”电平。但任何一个门电路对信号传输都有一定的延迟时间，信号从输入到输出的过程中，由于不同途径上的门的级数不同，或者每个门平均传输时间的差异，可能会产生逻辑错误。下页上页首页例如图中由于D1的延迟，A和两个信号到达D2输入端的时间不同，的下降治安滞后A的上升治有一定时间，在很短的时间内，D2输出为高电平（干挠脉冲）如图7-10（b）图所示。按照逻辑要求这个干挠脉冲是不应该出现的。由于干挠脉冲，很可能使负载电路发生错误动作，这种现象被称为竞争冒险。到达D2的两个输入信号有先有后的现象称为竞争，由此产生的干挠脉冲的现象被称为冒险。下页上页首页2.竞争与冒险的识别（1）代数法当函数表达式在一定条件下可以简化成

或

的形式时，X的变化可能引起冒险现象。

例7-6试判断如图7-11所示电路是否存在竞争冒险。已知输入变量每次只有一个改变状态。图7-11下页上页首页解：在图7-11(a)电路中，当B=C=1时，输出逻辑函数式为:

所以图7-11(a)电路中存在竞争冒险。在图7-11(b)电路中，当A=C=0时，输出逻辑函数式为:所以图7-11(b)电路中存在竞争冒险。下页上页首页（2）用卡诺图法判断如果两卡诺圈相切，而相切处又未被其它卡诺圈包围，则可能发生冒险现象。如图7-11所示电路，其卡诺图示于图7-12(a)，该图上两卡诺圈相切，当输入变量ABC由111变为110时，Y从一个卡诺圈进入另一个卡诺圈，若把圈外函数值视为0，则函数值可能按1-0-1变化，从而出现毛刺。

图7-12卡诺图法判断下页上页首页（3）实验法两个以上的输入变量同时变化引起的功能冒险难以用上述方法判断。因而发现冒险现象最有效的方法是实验。利用示波器仔细观察在输入信号各种变化情况下的输出信号，发现毛刺则分析原因并加以消除，这是经常采用的办法。

下页上页首页3.消除竞争冒险的方法（1）增加冗余项法例如给定逻辑函数是:画出逻辑图如图7-13所示，当B=C=1时，若A从1变为0（或从0变为1），则在D4的输入端发生竞争现象。图7-13消除增加冗余项竞争冒险下页上页首页如果对函数式进行修改，在式中增加一个乘积项BC（冗余项），即

，其逻辑功能仍不变，但电路中多了一个D5门，如图7-13所示。当A改变状态时，由于D5门输出的低电平封锁了D4门，故不产生竞争冒险。下页上页首页（2）引入封锁脉冲为了消除因竞争产生的干扰脉冲，可以引入一个负脉冲，在输入信号发生竞争的时间内，把可能产生干扰脉冲的门锁住，如图7-14（a）中P1负脉冲。P1宽度应大于电路状态的过渡时间△t，如图7-14（b）所示。

图7-14消除竞争冒险的方法（3）输出端接入滤波电容电容对干扰脉冲起到平波作用，使输出端不出现逻辑错误，如图7-14（a）中Cf，电容对于很窄的干扰脉冲起到滤波的作用，其结果使干扰脉冲的幅度减小到可以忽略的程度。Cf容量一般为几~几十皮法拉，不能太大，否则将使输出波形的边沿变差，影响电路的工作速度。

下页上页首页7.2相关知识7.2.5常用组合电路下页上页首页7.2.5常用组合电路

1.编码器

编码是将含有特定意义的数字或符号信息转换成相应的若干位二进制代码的过程，它是译码的逆过程。具有编码功能的组合电路称为编码器。在数字设备中，任何数据和信息都是用代码来表示的，根据所用的编码方式不同，故编码器可以分为：二进制编码器、二—十进制编码器和字符编码器。

下页上页首页（1）二进制优先编码器

二进制编码器是指用n位二进制代码对N=2n个信号进行编码的电路。现以如图7－15所示的8-3线编码器为例介绍其工作原理。

图7－15三位二进制编码器电路图下页上页首页该编码器有8个输入端分别为

，低电平为有效输入信号输出是Y2、Y1、Y0，组成三位二进制代码。上述8-3线编码器虽然电路结构简单，但当两个或两个以上输入信号同时有效时其输出将是混乱的。为了克服上述编码器的弊端，可以采用另外一种编码器，在同一时刻允许多个有效信号输入，输出只能对优先级别最高的信号进行编码，这一类编码器称为优先编码器。目前常用的中规模集成电路编码器都是优先编码器，下面以74LS148集成编码器为例介绍二进制优先编码器，如图7－16所示，表7－6为真值表。图7－168-3线优先编码器74LS148表7－674LS148的真值表下页上页首页

由表7－6可以分析74LS148集成编码器的逻辑功能有如下特征：1）其中

代表输入端，分别代表十进制的8个数字信号0～7，输入端有效驱动信号为低电平，

优先级最高，依次降低，

优先级最低。2）

代表输出端，低电平为有效输出信号，也被称为反码形式输出数字信号，其中

为高位输出，依次降低，

为最低位，构成三位二进制代码。当

，

时，输出

，是110的反码。下页上页首页3）

为选通输入端也称使能端，低电平为有效驱动信号，当=1时，编码器停止工作；当=0时，编码器才能进行编码。

4）

为使能输出端，也称选通输出端,为扩展输出端，用于编码器功能扩展时使用。如利用两片74LS148进行级联构成16-4线优先编码。若=0，则表示无有效输入信号，此时=1。若=1，则表示有有效输入信号，即有编码输出，此时=0。（2）二－十进制优先编码器下面以74LS147集成编码器为例介绍二－十进制优先编码器器，如图7－17所示。

图7－17二－十进制优先编码器74LS147表7－774LS147的真值表下页上页首页

根据真值表表7－7可知，其有～共9个输入端，分别代表十进制的1～9，且优先级最高，最低，输入是以低电平有效。表示输出端，其中为最高位，为最低位，输出端以反码输出，或理解成以低电平有效输出。由表7－7可以看出，这种编码器中没有线，这是因为信号的编码，同其它各输入线均为无效信号输入是等效的，故在电路中省去了编码电路。

下页上页首页（3）字符编码器

字符是各种文字和符号的总称，包括各国家文字、标点符号、图形符号、数字等。字符集是多个字符的集合，字符集种类较多，每个字符集包含的字符个数不同，常见字符集名称：ASCII字符集、GB2312字符集、BIG5字符集、GB18030字符集、Unicode字符集等。计算机要准确的处理各种字符集文字，需要进行字符编码，以便计算机能够识别和存储各种文字。下页上页首页字符编码就是以二进制的数字来对应字符集的字符，字符编码器的种类很多，用途不同，其电路形式各异，是一种用途十分广泛的编码器。例如，计算机键盘，内部就有一个采用ASCII码的字符编码器；计算机的显示器和打印机也都使用专用的字符编码器。

下页上页首页（4）编码器的应用1）用两片8-3译码器74LS148构成一个16-4译码器将两片8-3线优先编码器级联，可以构成16－4线优先编码器。要求将～十六个低电平输入信号编为输出＝1111～0000十六个对应的四位二进制反码，其中的优先级最高，最低，图7－18所示是电路连线图。下页上页首页图7－1816－4线优先编码器下页上页首页

由图7－18可知，

～

八个优先级高的输入端接到片（1）上，将

～

八个优先级低的输入端接到片（2）上。当

～

中任一输入端为低电平时，例如

＝0，则片（1）的=0，

＝1，

＝100，同时片（1）的=1，将片（2）封锁，使它的输出

＝111，于是在最后的输出端得到

＝1011。

当

～

全部为高电平时，片（1）的=0，故片（2）的=0，处于编码工作状态，对

～

输入的低电平信号中优先权最高的一个进行编码。对十进制数的编码参考上述分析。～2）试用74LS147和适当的门电路构成输出为8421BCD码并具有编码输出标志的编码器由表7－7可知，74LS147输出是8421BCD码的反码，因此只要在74147的输出端增加反相器就可以获得题中所要求的输出码。在输入端均为高电平时GS为1，而有低电平信号输入时GS为0，可由非门实现此功能，题中所要求的编码器的逻辑电路如图7－19所示。

图7－1974LS147和适当的门电路构成

输出为8421BCD码下页上页首页2.译码器

译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。根据需要，输出信号可以是脉冲，也可以是高电平或者低电平。按照功能的不同，一般把译码器分为三类：二进制译码器、二－十进制译码器和显示译码器。

下页上页首页（1）二进制译码器二进制译码器有n个输入端(即n位二进制码)，2n个输出线。常见的中规模集成译码器有2-4译码器、3-8译码器和4-16译码器。下面以图7－20为例介绍常用的74LS138二进制译码器。

图7－20二进制译码器74LS138根据图7－20所示逻辑图可写出各输出表达式：

当S=1时，根据上述表达式可得到真值表，如表7－8所示：

表7－874LS138集成3线-8线译码器真值表

由表7－8可以分析74LS138集成译码器的逻辑功能，有如下特点：1）其中A2～A0代表输入端，输入三位二进制代码且高电平为有效输入信号。2）

代表8个输出端，分别表示十进制8个数字信号7～0，低电平为有效输出信号，也被称为反码形式输出数字信号。3）S1、

、

为使能端，当S1=1，+＝0时，译码器才能进行译码；否则，译码器停止译码。

下页上页首页4）二进制译码器的应用很广，典型的应用有以下几种：

①实现存储系统的地址译码；

②实现逻辑函数；

③带使能端的译码器可用作数据分配器或脉冲分配器。

（2）二-十进制译码器

二-十进制译码器是用于同一个数据的不同代码之间的相互变换，又被称为码制变换译码器。例如，将8421BCD码转换为十进制码或将余3码转换为格雷码的译码器等。

74LS42是4-10线译码器典型代表，它的功能是将8421BCD码译为十个对象，见图7－21所示。

图7－21二-十进制译码器74LS42下页上页首页由图7－21写出各输出端表达式：

A3A2A1A000000111111111000110111111110010110111111100111110111111010011110111110101111110111101101111110111011111111110111000111111110110011111111110

根据上述表达式可得74LS42真值表，如表7－9所示。表7－9二—十进制译码器74LS42的真值表下页上页首页其原理与74LS138译码器类同，只不过它有四个输入端，十个输出端，输入端的4位输入代码共有0000-1111十六种状态组合，当输入A3A2A1A0=“0000”时，只有Y0=“0”，其余均为1，即Y0输出低电平，它对应十进制数0，当A3A2A1A0=“0001”时，Y1=“0”时，其余均为1，它对于十进制数1，其余依此类推。其中有1010-1111六个没有与其对应的输出端，当输入端A3A2A1A0的状态一旦为“1010”～“1111”，这6种状态中任何一种时，Y0～Y9的所有输出均为“1”，说明这六种代码对电路无效，我们称它为“伪码”当伪码输入时，十个输出端均为“1”即输出为无效状态。

下页上页首页（3）显示译码器

显示译码器是由显示器件和译码驱动器组成，它在数字系统中应用得非常广泛。1）LED显示器件数字显示器是用来显示数字、文字和符号的器件，常用的有半导体发光显示器（LED）、荧光数码管，这里介绍LED显示器，LED显示器是一种由七个发光二极管封装而成，有共阴极和共阳极两种接法，图7－22（a）是LED显示器的外型图，图7－22（b）为共阴极接法，图7－22（c）为共阳极接法，通过LED显示器的不同发光段进行组合，就可以显示0～9十进制数字信号。下页上页首页图7－22LED显示器

下页上页首页采用共阴极LED显示器件时，应将高电平接至显示器各段LED的阳极；采用共阳极LED显示器件时，应将低电平接至显示器各段LED的阴极。LED显示器件采用共阴极连接方式，常选用74LS48作为7段发光二极管译码驱动器，见图7－23所示。可知其有4个输入A3、A2、A1、A0

采用8421码，根据数码管的显示原理，可列出如表7－10所示的真值表。

图7－234线－七段译码驱动器74LS48输入输出显示十进制A3A2A1A0abcdefg000011111100000101100001001011011012001111110013010001100114010110110115011010111116011111100007100011111118100111110119表7－107段数码译码器显示器的真值表下页上页首页输出a～g是驱动7段数码管相应显示段的信号，由于驱动共阴极数码管，故应为高电平有效，即高电平时显示极数码管亮。如果设计驱动共阳极的7段发光二极管的二—十进制译码器，则输出状态与之相反。74LS48输出高电平有效，内部有上拉电阻，可以直接驱动共阴极的发光二极管或灯缓冲器。74LS48还有一些辅助控制端，是灯测试输入端，用来检测显示管是否正常工作，如烧坏、管座接触不良等。当时，不论输入何种数码，显示管各段应全亮，否则说明显示管有故障。正常运用时，

应处于高电平或悬空不接。

下页上页首页是灭零输入端，目的是把数据中不希望显示的零灭掉。当，时，输出端将灭掉高位或小数点后多余的零灭掉，使显示的数据简洁、醒目。灭零输出端，是控制低位灭零信号的，当时，将此信号作用于低位的，如低位为0时，亦将灭零。反之，若，说明本位处于显示状态，不允许低位灭零。根据所显示的十进制数字0－9的字形，可以列出四个输入A3A2A1A0和七段输出a-g间的真值表，如表2－7所示。由于74LS48驱动共引数码管，各显示断a-g为高电平时二极管导通发光。对于二进制代码1010－1111译码显示五个不正常的符号，或完全不发光，以表示输入错误的BCD码，因而该译码器具有识别伪码的能力。3）LED七段显示器

显示译码器由译码驱动器和数码管两部分构成，电路如图7－24所示。图7－24LED七段显示器译码驱动电路图下页上页首页（4）译码器的应用1）用两片3-8译码器74LS138构成一个4-16译码器。

图7－25用两片3-8译码器74LS138构成一个4-16译码器下页上页首页图7－25中图中D＝0时，74LS138（低位）工作而74LS138（高位）不工作；D=1时，情况刚好相反。对应到输出，74LS138（低位）输出为Y0～Y7，74138(高位)输出为Y8～Y15，从而实现了4线-16线的译码器。

下页上页首页2）用3-8译码器74LS138和门电路设计组合逻辑电路用译码器加上门电路的方法，来实现较复杂的组合逻辑电路的设计，简单方便。对于译码器的选用变量译码器和码制变换译码器居多，74LS138和74LS42是常用的译码器。对于门电路的选择以与非门和或非门居多，用译码器设计组合逻辑电路的方法和用门电路实现步骤相似，下面举例介绍其设计步骤。

下页上页首页例7－7某工厂有A、B、C三台设备，A、B的功率均为10W，C的功率为20W，这些设备由和两台发电机供电，两台发电机的最大输出功率分别为10W和30W，要求设计一个逻辑电路以最节约能源的方式启、停发电机，来控制三台设备的运转、停止。（要求用译码器和与非门实现）下页上页首页解：①分析命题，确定逻辑变量，进行逻辑赋值。三台设备应为输入变量，分别用A2A1A0表示A、B、C三台设备，当设备运转时用1表示，否则用0表示。两台发电机为输出变量，用Y1表示30W的发电机，用Y2表示10W发电机，当发电机启动时用1表示，否则用0表示。②根据题意列出真值表，见表7－11所示。

下页上页首页A2A1A0Y2Y10000000101010100110110010101011100111111

③根据真值表写出逻辑表达式。

表7－11下页上页首页

④转换成与非表达式，与74LS138输出表达式对比进行等效代换，得:

下页上页首页⑤画出逻辑电路图，见图7－26所示。图7－26例7－7电路图3.数据选择器数据选择器又叫多选择器或多路开关，它是多输入单输出的组合逻辑电路，数据选择器在地址控制端（或叫选择控制）的控制下，从多个数据输入通道中选择其中一通道的数据传输至输出端。其功能类似于一个单刀多掷开关，见图7－27所示。至于选择哪一路数据输出，则完全由当时的地址控制端选择控制信号决定。

图7－27据选择器示意图下页上页首页（1）集成双4选1数据选择器集成双4选1数据选择器74LS153如图7－28示，该集成电路包括两个相同的4选1数据选择器，其中地址码A1、A0是公共的，其它组成部分都是单独设置，如D0～D3是数据输入端，Y是原码输出端，设A1、A0取值分别为00、01、10、11时，输出端分别依次选择数据D0、D1、D2、D3通道的数据输出。此外，为了对选择器工作与否进行控制和扩展功能的需要，还设置了附加使能端。当

时，选择器工作；当

时，选择器输入的数据被封锁，输出为0。下页上页首页图7－284选1数据选择器（74LS153）逻辑图根据逻辑电路图很容易得到输出Y的逻辑表达式为：

下页上页首页根据输出Y逻辑表达式列出74LS153真值表如表7－12所示。

表7－124选1数据选择器真值表使能控制通道选择输出A1

A0Y1××0000D0001D1010D2011D3下页上页首页（2）集成8选1数据选择器另一种常用的中规模集成8选1数据选择器为74LS151如图7－29所示，它有8路数据输入端；有3个地址输入端，用于选择D0-D7数据；有两个互补输出端，以方便用户使用。该芯片同样设置了选通控制端，利用端，也能实现选择器通道的扩展。图7－298选1数据选择器（74LS151）逻辑图

根据逻辑电路图很容易得到输出Y的逻辑表达式为：

根据输出Y逻辑表达式列出74LS151真值表如表7－13所示。

表7－138选1数据选择器74LS151的真值表使能控制通道选择输出

A2A1A0Y1×××010000D00001D10010D20011D30100D40101D50110D60111D7下页上页首页（3）数据选择器的应用1）用两片8选1数据选择器74LS151构成一个16选1数据选择器

图7－30用两片8选1数据选择器构成一个16选1数据选择器下页上页首页上面所讨论的是1位数据选择器，如需要选择多位数据时，可由几个1位数据选择器并联组成，即将它们的使能端连在一起，相应的选择输入端连在一起。2位8选1数据选择器的连接方法如图7－30所示。当需要进一步扩充位数时，只需相应地增加器件的数目。

2）用数据选择器和门电路设计组合逻辑电路例7－8用数据选择器74LS153实现逻辑函数解：因为74LS153地址码输入端有2个，与函数Y输入变量的个数相同，实现函数表达式的步骤如下。①作出74LS153的卡诺图，如图7－31所示。②作出函数Y的卡诺图，如图7－32所示。图7－3174LS153的卡诺图图7－32Y的卡诺图下页上页首页

③将上述两个卡诺图对比，设A1=A，A0=B，则得出。

D0=D3=1D1=D2=0

④画出电路图如图7－33所示。图7－33逻辑电路图例7－9用4选1数据选择器74LS153实现逻辑函数。解：对于该例题函数表达式输入变量个数多于选择控制端的个数，则可以进行变量的分离，使得变量的个数和控制端的变量个数相同，多余的变量作为数据的输入接到相应的数据输入端。

①作出74LS153的卡诺图，如图7－34a所示。②作出分离变量C后函数Y的卡诺图，如图7－34b所示。下页上页首页

③将上述两个卡诺图对比，设A1=A，A0=B，则得出。

D0=CD1=D2=1D3=

④画出电路图如图7－35所示。

图7－35逻辑电路图下页上页首页例7－10用8选1数据选择器74LS151实现函数发生器。以74LS151实现函数表达式来完成函数发生器的设计。根据上述设计方法，得数据输入端D0＝D3＝D5＝D7＝1，D1＝D2＝D4＝D6＝0，即可得出电路图，如图7－36所示。图7－36用74LS151构成的函数发生器下页上页首页4.数据分配器

数据分配器又叫多路分配器。其功能与数据选择器相反，是将1个输入通道中的数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。通常数据分配器有1根数据输入线，n根选择控制线和2n根输出线，称为1路—2n数据分配器。

下页上页首页数据分配器和译码器有着相同的基本电路结构形式，和数据分配器对比，在译码器中与D相应的是选通控制信号端，A1、A0输入的是二进制代码，其实集成数据分配器就是带选通控制端也叫使能端的二进制集成译码器。只要在使用时，把二进制集成译码器的选通控制端当作数据输入端、二进制代码输入端当作选择控制端就可以了。例如，74LS139是集成2－4线译码器，也就是集成1－4路数据分配器。74LS138是集成3－8线译码器，也就是集成1－8路数据分配器且型号相同。

（1）集成1路-4路数据分配器数据分配器是数据选择器的逆过程，它是一个能将一路数据分配到按地址要求的输出端的电路，是单输入—多输出的组合电路，图7－37是1路－4路数据分配器的逻辑图，D为被传送的数据输入端，A、B是地址控制端，Y0～Y3为数据输出端。由图可写出表达式。

图7－371路－4路数据分配器下页上页首页根据逻辑图写出逻辑表达式：由逻辑表达式得出其真值表如表7－14所示：

ABY0Y1

Y2

Y300011011D0000D0000D0000D

表7－141路-4路数据分配器真值表

（2）集成1路-8路数据分配器目前多采用中规模集成译码器来实现多路数据分配，常用的集成数据分配器有1路-4路数据分配器（74LS139），1路-8路数据分配器（74LS138），1路-16路数据分配器（74LS154）等。

下面以74LS138为例说明数据分配器的基本原理。74LS138构成1-8路数据分配器电路图如图7－38所示，译码器输出改作8路数据输出，译码输入A2A1A0改作为3个选择输入端，用于决定数据输入D。图7－381路－8路数据分配器下页上页首页当数据从输入时，输出端以反码形式输出数据；当数据D从或输入时，输出端以原码形式输出数据。如

已作为数据输入D，当A2A1A0＝000时，使能端（即D）为1、0、0，译码器才能正常工作，则为0，与（即D）相同；若使能端（即D）为1、0、1，译码器不能正常工作，则为1，与（即D）相同，满足了数据分配器的逻辑功能。（3）数据分配器的应用数据选择器与数据分配器结合起来，可以实现多路数据的分时传送，以减少传输线的根数。8路数据分时传送的示意图如图7－39所示。按照常规，若讲8根数据从发送端同时传送到接收端，则需要9根（包括1根地线）。若采用多路数据分时传送，除地线外，仅用3根数据选择线和1根数据线，传输线从9根减少到了5根，当路数增多时，节省更为明显。

图7－39数据分时传送的示意图7.2相关知识7.2.5常用组合电路数据分配器下页上页首页4.数据分配器

数据分配器又叫多路分配器。其功能与数据选择器相反，是将1个输入通道中的数据传送到多个输出端中的1个输出端，具体传送到哪一个输出端，也是由一组选择控制信号确定。通常数据分配器有1根数据输入线，n根选择控制线和2n根输出线，称为1路—2n数据分配器。

下页上页首页数据分配器和译码器有着相同的基本电路结构形式，和数据分配器对比，在译码器中与D相应的是选通控制信号端，A1、A0输入的是二进制代码，其实集成数据分配器就是带选通控制端也叫使能端的二进制集成译码器。只要在使用时，把二进制集成译码器的选通控制端当作数据输入端、二进制代码输入端当作选择控制端就可以了。例如，74LS139是集成2－4线译码器，也就是集成1－4路数据分配器。74LS138是集成3－8线译码器，也就是集成1－8路数据分配器且型号相同。

（1）集成1路-4路数据分配器数据分配器是数据选择器的逆过程，它是一个能将一路数据分配到按地址要求的输出端的电路，是单输入—多输出的组合电路，图7－37是1路－4路数据分配器的逻辑图，D为被传送的数据输入端，A、B是地址控制端，Y0～Y3为数据输出端。由图可写出表达式。

图7－371路－4路数据分配器下页上页首页根据逻辑图写出逻辑表达式：由逻辑表达式得出其真值表如表7－14所示：

ABY0Y1

Y2

Y300011011D0000D0000D0000D

表7－141路-4路数据分配器真值表

（2）集成1路-8路数据分配器目前多采用中规模集成译码器来实现多路数据分配，常用的集成数据分配器有1路-4路数据分配器（74LS139），1路-8路数据分配器（74LS138），1路-16路数据分配器（74LS154）等。

下面以74LS138为例说明数据分配器的基本原理。74LS138构成1-8路数据分配器电路图如图7－38所示，译码器输出改作8路数据输出，译码输入A2A1A0改作为3个选择输入端，用于决定数据输入D。图7－381路－8路数据分配器下页上页首页当数据从输入时，输出端以反码形式输出数据；当数据D从或输入时，输出端以原码形式输出数据。如

已作为数据输入D，当A2A1A0＝000时，使能端（即D）为1、0、0，译码器才能正常工作，则为0，与（即D）相同；若使能端（即D）为1、0、1，译码器不能正常工作，则为1，与（即D）相同，满足了数据分配器的逻辑功能。（3）数据分配器的应用数据选择器与数据分配器结合起来，可以实现多路数据的分时传送，以减少传输线的根数。8路数据分时传送的示意图如图7－39所示。按照常规，若讲8根数据从发送端同时传送到接收端，则需要9根（包括1根地线）。若采用多路数据分时传送，除地线外，仅用3根数据选择线和1根数据线，传输线从9根减少到了5根，当路数增多时，节省更为明显。

图7－39数据分时传送的示意图7.2相关知识7.2.5常用组合电路编码器下页上页首页7.2.5常用组合电路

1.编码器

编码是将含有特定意义的数字或符号信息转换成相应的若干位二进制代码的过程，它是译码的逆过程。具有编码功能的组合电路称为编码器。在数字设备中，任何数据和信息都是用代码来表示的，根据所用的编码方式不同，故编码器可以分为：二进制编码器、二—十进制编码器和字符编码器。

下页上页首页（1）二进制优先编码器

二进制编码器是指用n位二进制代码对N=2n个信号进行编码的电路。现以如图7－15所示的8-3线编码器为例介绍其工作原理。

图7－15三位二进制编码器电路图下页上页首页该编码器有8个输入端分别为

，低电平为有效输入信号输出是Y2、Y1、Y0，组成三位二进制代码。上述8-3线编码器虽然电路结构简单，但当两个或两个以上输入信号同时有效时其输出将是混乱的。为了克服上述编码器的弊端，可以采用另外一种编码器，在同一时刻允许多个有效信号输入，输出只能对优先级别最高的信号进行编码，这一类编码器称为优先编码器。目前常用的中规模集成电路编码器都是优先编码器，下面以74LS148集成编码器为例介绍二进制优先编码器，如图7－16所示，表7－6为真值表。图7－168-3线优先编码器74LS148表7－674LS148的真值表下页上页首页

由表7－6可以分析74LS148集成编码器的逻辑功能有如下特征：1）其中

代表输入端，分别代表十进制的8个数字信号0～7，输入端有效驱动信号为低电平，

优先级最高，依次降低，

优先级最低。2）

代表输出端，低电平为有效输出信号，也被称为反码形式输出数字信号，其中

为高位输出，依次降低，

为最低位，构成三位二进制代码。当

，

时，输出

，是110的反码。下页上页首页3）

为选通输入端也称使能端，低电平为有效驱动信号，当=1时，编码器停止工作；当=0时，编码器才能进行编码。

4）

为使能输出端，也称选通输出端,为扩展输出端，用于编码器功能扩展时使用。如利用两片74LS148进行级联构成16-4线优先编码。若=0，则表示无有效输入信号，此时=1。若=1，则表示有有效输入信号，即有编码输出，此时=0。（2）二－十进制优先编码器下面以74LS147集成编码器为例介绍二－十进制优先编码器器，如图7－17所示。

图7－17二－十进制优先编码器74LS147表7－774LS147的真值表下页上页首页

根据真值表表7－7可知，其有～共9个输入端，分别代表十进制的1～9，且优先级最高，最低，输入是以低电平有效。表示输出端，其中为最高位，为最低位，输出端以反码输出，或理解成以低电平有效输出。由表7－7可以看出，这种编码器中没有线，这是因为信号的编码，同其它各输入线均为无效信号输入是等效的，故在电路中省去了编码电路。

下页上页首页（3）字符编码器

字符是各种文字和符号的总称，包括各国家文字、标点符号、图形符号、数字等。字符集是多个字符的集合，字符集种类较多，每个字符集包含的字符个数不同，常见字符集名称：ASCII字符集、GB2312字符集、BIG5字符集、GB18030字符集、Unicode字符集等。计算机要准确的处理各种字符集文字，需要进行字符编码，以便计算机能够识别和存储各种文字。下页上页首页字符编码就是以二进制的数字来对应字符集的字符，字符编码器的种类很多，用途不同，其电路形式各异，是一种用途十分广泛的编码器。例如，计算机键盘，内部就有一个采用ASCII码的字符编码器；计算机的显示器和打印机也都使用专用的字符编码器。

下页上页首页（4）编码器的应用1）用两片8-3编码器74LS148构成一个16-4编码器将两片8-3线优先编码器级联，可以构成16－4线优先编码器。要求将～十六个低电平输入信号编为输出＝1111～0000十六个对应的四位二进制反码，其中的优先级最高，最低，图7－18所示是电路连线图。下页上页首页图7－1816－4线优先编码器下页上页首页

由图7－18可知，

～

八个优先级高的输入端接到片（1）上，将

～

八个优先级低的输入端接到片（2）上。当

～

中任一输入端为低电平时，例如

＝0，则片（1）的=0，

＝1，

＝100，同时片（1）的=1，将片（2）封锁，使它的输出

＝111，于是在最后的输出端得到

＝1011。

当

～

全部为高电平时，片（1）的=0，故片（2）的=0，处于编码工作状态，对

～

输入的低电平信号中优先权最高的一个进行编码。对十进制数的编码参考上述分析。～2）试用74LS147和适当的门电路构成输出为8421BCD码并具有编码输出标志的编码器由表7－7可知，74LS147输出是8421BCD码的反码，因此只要在74147的输出端增加反相器就可以获得题中所要求的输出码。在输入端均为高电平时GS为1，而有低电平信号输入时GS为0，可由非门实现此功能，题中所要求的编码器的逻辑电路如图7－19所示。

图7－1974LS147和适当的门电路构成

输出为8421BCD码

作业：

1.简述组合逻辑电路的分析步骤。2.简述组合逻辑电路的设计步骤。

3.什么叫编码器?按编码方式不同可分为哪几类?4.什么叫优先编码器?

7.2相关知识7.2.5常用组合电路数据选择器3.数据选择器数据选择器又叫多选择器或多路开关，它是多输入单输出的组合逻辑电路，数据选择器在地址控制端（或叫选择控制）的控制下，从多个数据输入通道中选择其中一通道的数据传输至输出端。其功能类似于一个单刀多掷开关，见图7－27所示。至于选择哪一路数据输出，则完全由当时的地址控制端选择控制信号决定。

图7－27据选择器示意图下页上页首页（1）集成双4选1数据选择器集成双4选1数据选择器74LS153如图7－28示，该集成电路包括两个相同的4选1数据选择器，其中地址码A1、A0是公共的，其它组成部分都是单独设置，如D0～D3是数据输入端，Y是原码输出端，设A1、A0取值分别为00、01、10、11时，输出端分别依次选择数据D0、D1、D2、D3通道的数据输出。此外，为了对选择器工作与否进行控制和扩展功能的需要，还设置了附加使能端。当

时，选择器工作；当

时，选择器输入的数据被封锁，输出为0。下页上页首页图7－284选1数据选择器（74LS153）逻辑图根据逻辑电路图很容易得到输出Y的逻辑表达式为：

下页上页首页根据输出Y逻辑表达式列出74LS153真值表如表7－12所示。

表7－124选1数据选择器真值表使能控制通道选择输出A1

A0Y1××0000D0001D1010D2011D3下页上页首页（2）集成8选1数据选择器另一种常用的中规模集成8选1数据选择器为74LS151如图7－29所示，它有8路数据输入端；有3个地址输入端，用于选择D0-D7数据；有两个互补输出端，以方便用户使用。该芯片同样设置了选通控制端，利用端，也能实现选择器通道的扩展。图7－298选1数据选择器（74LS151）逻辑图

根据逻辑电路图很容易得到输出Y的逻辑表达式为：

根据输出Y逻辑表达式列出74LS151真值表如表7－13所示。

根据逻辑电路图可得：当

时，选择器工作。

表7－138选1数据选择器74LS151的真值表使能控制通道选择输出

A2A1A0Y1×××010000D00001D10010D20011D30100D40101D50110D60111D7下页上页首页（3）数据选择器的应用