电子技术基础项目化教程课件 项目六 逻辑代数与逻辑门电路6.4拓展知识

6.4拓展知识6.4.1常用CMOS门电路简介6.4.2集成逻辑电路的接口电路下页总目录下页上页首页6.4.1常用CMOS门电路简介

1.CMOS门电路型号系列介绍CMOS集成电路的品种很多，目前国产CMOS逻辑门的产品中，主要有相当于国际上CD4000系列和MC14000系列的普通CMOS电路CC4000系列、相当于国际上MC54HC/74HC系列的高速54HC/74HC系列。

下页上页首页CD4000系列产品的输入端和输出端都加了反相器作为缓冲器，具有对称的驱动能力和输出波形，高、低电平抗干扰能力相同。但该电路的工作速度较低，传输延迟时间在90ns左右，边沿时间在80ns左右，最高工作频率为8MHz，电源电压为3～18V。而带缓冲输出的、不带缓冲输出的以及能与TTL集成电路完全兼容的高速54HC/74HC系列的传输延迟时间已和TTL集成电路相当为9ns左右，边沿时间在6ns左右，最高工作频率可达25MHz，电源电压却仅为2～6V。下页上页首页2.MOS器件使用常识MOS电路是一种高输入阻抗、微功耗电路（尤其是CMOS电路），在实际应用中必须注意正确合理使用及正确存放，否则极易造成器件的损坏。

（1）输入电路的静电保护MOS集成电路在制作时已设置了保护电路，但它所能承受的静电电压和脉冲功率均有一定限度。因此在存放和运输时最好使用金属屏蔽层作为包装材料，如用金属纸铝箔等将集成块引出脚包起来。不能用易产生静电电压的化工材料、化纤织物等包装，如塑料袋、塑料盒等。下页上页首页在组装、调试时，仪器仪表、工作台面、使用的工具，如电烙铁等均应有良好接地。不使用的多余输入端不能悬空，以免拾取脉冲干扰。应根据电路功能分别处理，通常作法是：与非门和与门的多余输入端接到高电平或电源上；或非门和或门的多余输入端应接到低电平或接地；在电路工作速度要求不高时，也可将多余输入端与某些使用端并联。（2）输入端的过流保护在可能出现大输入电流的场合、在输入线较长或在输入端接有大电容时，均应加过流保护措施，在输入端接入保护电阻。下页上页首页（3）装、修操作中规则集成块的安装位置应远离发热元器件。不允许在电源接通的情况下装、拆线路板或集成块等元器件。

（4）电源通、断的顺序如果一个系统中由几个电源分别供电时，各电源开关顺序必须合理。启动时应先接通MOS集成电路的电源，再接入信号源或负载电路，关闭时，应切断信号源或负载电路，再切断MOS集成电路的电源。下页上页首页6.4.2集成逻辑电路的接口电路

在实际的数字电路系统中总是将一定数量的集成逻辑电路按需要前后连接起来。这时，前级电路的输出将与后级电路的输入相连并驱动后级电路工作。这就存在着电平的配合和负载能力这两个需要妥善解决的问题。

1.TTL与TTL的连接TTL集成逻辑电路的所有系列，由于电路结构形式相同，电平配合比较方便，不需要外接元件可直接连接，不足之处是输出为低电平时负载能力的限制。下页上页首页2.CMOS与CMOS的衔接CMOS电路之间的连接十分方便，不需另加外接元件。对直流参数来讲，一个CMOS电路可带动的CMOS电路数量是不受限制，但在实际使用时，应当考虑后级门电路输入电容对前级门的传输速度的影响，电容太大时，传输速度要下降，因此在高速使用时要从负载电容来考虑，例如CC4000T系列。CMOS电路在10MHz以上速度运用时应限制在20个门以下。

3.TTL驱动CMOS电路TTL电路驱动CMOS电路时，若CMOS电路的电源也为5V，由于输出高电平通常低于CMOS电路对输入高电平的要求，因此在TTL电路的输出端接上一个上拉电阻至电源正极来提高TTL电路的输出高电平，确保与CMOS输入高电平实现电平的匹配，如图6-50所示。图中R的取值为2～6.2K较合适，这时TTL后级的CMOS电路的数目实际上是没有什么限制的。

图6-50接入上拉电阻提高TTL电路的输出高电平

针对TTL驱动CMOS电路解决电平匹配的问题，还有一种解决方法是使用带电平偏移CMOS门电路实现电平转换，如图6-51所示。例如CC40109就是这种带电平偏移的门电路实现电平转换，它有两种直流电源VCC和VDD供电，电平移动器输入TTL电平，调制成CMOS电平输出送到下一级。

图6-51带电平偏移CMOS门电路实现电平转换

下页上页首页另外，CC74HCT系列CMOS电路在实现门电路级联时，可以直接连接。因为CC74HCT系列属于高速CMOS电路，通过制造工艺和设计的改进，满足门电路对输入高、低电平的要求，因此，无需外加任何元器件。

下页上页首页4.CMOS驱动TTL电路用CMOS驱动TTL电路时，CMOS的输出电平能满足TTL对输入电平的要求，而驱动电流将受限制，主要问题是CMOS电路不能提供足够大的驱动电流。为了解决上述问题，常用的方法有以下几种。

下页上页首页方法一：图6-52所示电路是把几个相同功能的CMOS电路并联使用，即将其输入端并联，输出端并联可以增大CMOS电路输出为低电平时的电流值，以提高带负载能力。

图6-52并联CMOS门电路以提高带负载能力

下页上页首页方法二：图6-53所示电路采用CMOS驱动器，如CC4049、CC4050是专为给出较大驱动能力而设计的CMOS电路。

图6-53用CMOS驱