第2章-FPGA与CPLD的结构原理

第2章

FPGA与CPLD的结构原理

2.1PLD概述2.2简单PLD结构原理2.3CPLD的结构原理2.4FPGA的结构原理2.5硬件测试2.6大规模PLD产品概述2.7CPLD/FPGA的编程与配置2.1PLD概述PLD一种新型集成器件；一种半定制的集成电路；它的逻辑功能按照用户对器件编程来确定PLD的集成度很高，足以满足设计一般的数字系统的需要逻辑器件分为两大类:固定逻辑器件：永久性，大批量生产可编程逻辑器件：可重构性，灵活2.1PLD概述

2.1.1PLD的发展历程70年代，PROM（programmablereadonlymemory）和PLA(programmablelogicarray)最早的可编程逻辑器件，熔丝编程；70年代末，PAL(programmablearraylogic)；80年代初，可重复编程的GAL（genericarraylogic），电擦除；80年代中期，采用大规模集成电路技术的EPLD，紫外线或电擦除；80年代末，CPLD和FPGA2.1.2PLD分类2.2简单PLD结构原理2.2.1逻辑元件符号表示

2.2.1逻辑元件符号表示

2.2.1逻辑元件符号表示2.2.2PROM结构原理2.2.3PLA结构原理

2.2.4PAL结构原理用PAL表示A1和A0的所有逻辑功能？2.2.5GAL结构原理GAL沿用PAL的与阵列可编程、或阵列固定的结构；对PAL的I/O结构进行改进；在输出部分增加了输出逻辑宏单元OLMC；可配置成专用组合输出、专用输入、组合输出双向口、寄存器输出、寄存器输出双向口等；小结2.3CPLD的结构原理简单PLD已被淘汰，原因：1.阵列规模小，资源不够用于设计数字系统。2.片内寄存器资源不足，寄存器的结构限制较多，难以构成丰富的时序电路。3.编程不便，需要专门的编程工具。问题：CPLD如何实现可编程的？2.3CPLD的结构原理MAX3000A结构中包含五个主要部分：逻辑阵列块LAB；宏单元；扩展乘积项；可编程连线阵列PIA；I/O控制块；2.3CPLD的结构原理

1.逻辑阵列块LAB

一个LAB由16个宏单元阵列组成，实现逻辑功能的模块。LAB有下列输入信号：来自作为通用逻辑输入的PIA的36个信号；全局控制信号，用于寄存器辅助功能；从I/O引脚到寄存器的直接输入通道；2.宏单元MAX3000A系列中的宏单元由三个功能块组成：逻辑阵列、乘积项选择矩阵和可编程寄存器。它们可以实现时序逻辑或组合逻辑的工作方式。逻辑阵列：实现组合逻辑，给每个宏单元提供5个乘积项。乘积项选择矩阵：分配乘积项作为到或门和异或门的主要逻辑输入，实现组合逻辑函数；或者把这些乘积项作为宏单元中寄存器的辅助输入：清零、置位、时钟和时钟使能控制，实现时序逻辑；可编程寄存器：可单独配置为带有可编程时钟控制的多种触发器工作方式，也可将寄存器旁路掉，实现组合逻辑工作方式。共享扩展乘积项：经非门后反馈逻辑阵列，实现更复杂的逻辑函数；并行扩展乘积项：从邻近宏单元借位而来2.3CPLD的结构原理

2.3CPLD的结构原理3.扩展乘积项

功能：利用其它宏单元提供的逻辑资源，实现更复杂的逻辑函数功能。两种：共享乘积项：由每个宏单元提供一个单独的乘积项，通过非门取反后反馈到逻辑阵列中，可被LAB内任何一个或全部宏单元使用和共享，实现更复杂的逻辑函数。并联乘积项：它是宏单元中一些没有被使用的乘积项，可分配到邻近的宏单元去实现更快速、复杂的逻辑函数。2.3CPLD的结构原理

4.可编程连线阵列PIA功能：使不同的LAB通过在可编程连线阵列PIA上布线，以相互连接构成所需的逻辑，它是可编程的全局总线。2.3CPLD的结构原理

5.I/O控制块I/O控制块允许每个I/O引脚单独被配置为输入、输出和双向工作方式。

如何实现输入、输出工作方式？小结。问题：CPLD如何实现可编程的？2.4FPGA的结构原理GAL、CPLD之类基于乘积项可编程结构，即可编程的与阵列和固定的或阵列组成。FPGA基于查找表LUT（lookuptable）可编程结构。问题：FPGA如何实现可编程的？2.4.1查找表逻辑结构

LUT是基于SRAM(静态随机存储器)的查找表逻辑形成结构，用SRAM构成逻辑函数发生器（LUT本质就是一个RAM）。一个N输入的查找表，需要SRAM存储N个输入构成的真值表，需要用2的N次幂的SRAM单元，利用率低。2.4.2CycloneIII系列器件的结构原理CycloneIII器件组成：逻辑阵列块LAB嵌入式存储器块嵌入式硬件乘法器I/O单元嵌入式PLL等模块2.4.2CycloneIII系列器件的结构原理

逻辑宏单元（LE）LE是FPGA最基本的可编程单元，一个LAB由多个LE构成。LE的组成：4输入的查找表LUT;进位链逻辑；寄存器链逻辑；可编程的寄存器；4输入LUT：完成所有的4输入1输出的组合逻辑功能。进位链逻辑和寄存器链逻辑：完成所有的布线。可编程寄存器：可配置成各种触发器、寄存器和各种时钟、使能、清零信号。也可配置寄存器旁路，实现组合逻辑功能。LE的两种操作模式：

普通模式：一个4输入的LUT，LE的输入信号可以作为LE中寄存器的异步装载信号。算术模式：两个3输入LUT，可被配置成一位全加器和基本进位链结构。总结问题：FPGA如何实现可编程的？2.5硬件测试

软测试：验证逻辑设计的正确性。硬测试：测试引脚的链接问题和I/O功能。2.5.1内部逻辑测试设计专门的逻辑测试单元，对引脚直接测试；如ASIC设计中的扫描寄存器。对于小型逻辑电路，测试覆盖率能达到100%，对于复杂数字系统，则不可能达到100%。2.5.2JTAG边界扫描

联合测试行动组（JTAG）开发了IEEE1149.1-1990边界扫描测试（BST）技术规范；边界扫描测试原理：每个引脚做成一个一位存储器，串联起来，构成一个长的移位寄存器；在时钟信号控制下，每个信号向前移动，实现数据的输入和输出；强行加入的测试数据串行地移入边界扫描单元，捕获的数据串行移出并在器件外部同预期的结果进行比较。2.5.2JTAG边界扫描边界扫描测试标准IEEE1149.1BST的结构：使用四个I/O引脚和一个可选引脚TRST作为JTAG引脚。四个引脚：TDITDOTMSTCK2.5.2JTAG边界扫描

边界扫描需要寄存器：指令寄存器：用来决定是否进行测试或访问数据寄存器操作；旁路寄存器：提供TDI和TDO的最小串行通道；边界扫描寄存器：由器件引脚上的所有边界扫描单元构成。2.5硬件测试

2.5.2JTAG边界扫描

2.6大规模PLD产品概述2.6.1Lattice公司的PLD器件

1.ispLSI系列器件2.MACHXO系列

3.MACH4000系列4.LatticeSCFPGA系列5.LatticeECP3FPGA系列2.6大规模PLD产品概述2.6.2Xilinx公司的PLD器件1.Virtex-6系列FPGA

2.Spartan-6器件系列3.XC9500/XC9500XL系列CPLD

4.XilinxSpartan-3A系列器件

5.Xilinx的IP核

2.6大规模PLD产品概述

2.6.3Altera公司的PLD器件

1.Stratix4/6系列FPGA2.Cyclone4系列FPGA

3.Cyclone系列FPGA（低成本FPGA）4.CycloneII系列FPGA5.CycloneIII系列FPGA6.MAX系列CPLD7.MAXII系列器件8.Altera宏功能块及IP核2.6大规模PLD产品概述2.6.4Actel公司的PLD器件2.6.5Altera的FPGA配置方式2.7CPLD/FPGA的编程与配置

常见的大规模可编程逻辑器件的编程工艺：（1）基于电可擦除存储单元的EEPROM或Flash技术。CPLD一般采用此技术进行编程；CPLD编程后改变了电可擦除存储单元中的信息，掉电后可保存；编程次数有限，编程的速度不快；(2)基于SRAM查找表的编程单元。对该类器件，编程信息是保存在SRAM中的，SRAM在掉电后编程信息立即丢失，在下次上电后，还需要重新载入编程信息，该类器件的编程一般称为配置。FPGA采用这种编程工艺。(3)基于一次性可编程反熔丝编程单元。Actel的部分FPGA器件。2.7.1CPLD在系统编程

在系统可编程（ISP）：

当系统上电并正常工作时，计算机通过系统的CPLD拥有的ISP接口直接对其进行编程，器件在编程后立即进入正常工作状态。2.7.2FPGA配置方式基于SRAMLUT结构的FPGA器件，由于是易失性器件，没有ISP的概念，代之以ICR（在线可重配置方式）。电路可重配置方式：指允许在器件已经配置好的情况下进行重新配置，以改变电路