版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领
文档简介
种用机俶就原理
第2章计算机的逻辑部件
2007.7.2计算机组成原理1
-5.计算机的逻辑部件
本章从逻辑代数的基本知识、逻辑门电路的构
成及特性出发,介绍组合逻辑电路分析与设计的一
般方法;介绍了加法器、译码器等常用芯片的逻辑
功能;介绍了加法器、译码器等中规模器件设计组
合逻辑电路、解决实际问题的思路与方法。读者应
深入理解基本逻辑运算、逻辑运算规则、逻辑函数
的标准表达式、代数化简、卡诺图化简等基本理论;
掌握利用逻辑代数知识分析组合逻辑电路的方法;
掌握用小规模器件设计组合电路的一般过程;深入
理解中规模器件在设计组合逻辑电路、解决实际问
题中的应用。
200772计算机组成原理2
本章要点:
数字逻辑电路基础知识
逻辑函数的化简
加法器设计
译码器设计
计数器设计
EDA技术
200772I组成原理
n
-u>,.
2.1数字逻辑与数字电路
2.1.1逻辑代数的基本知识
逻辑代数是研究逻辑电路的基本工具,是描述
输入逻辑变量和输出函数之间关系的数学表达式。
逻辑代数又称为开关代数或布尔代数,是由英国数
学家乔治・布尔(GeorgeBoole)于19世纪中叶首
先提出的用于描述客观事物逻辑关系的数学方法,
是按一定的逻辑规律进彳亍运算的,反映逻辑变量运
算规律的数学,主要应用于继电器开关电路的分析
与设计上。经过不断的完善和发展后,被用于数字
逻辑电路和数字系统中,成为逻辑电路分析和设计
的有力工具。
2。。772计算机组成原理4
□
-_
1.数字逻辑信号
通常电子系统中都含有模拟和数字两种模块。
和模拟电路相比较,在存储、分析或传输信号时,
数字电路更具优越性。在数字电路中,常用二进制
数来量化连续变化的模拟信号,而二进制数正好是
用数字1和0来表示的。这里的0和1不是十进制数中
的数字,逻辑0和逻辑1不代表数值大小,仅表示相
互矛盾、相互对立的两种逻辑状态,这样就可借助
复杂的数字系统来实现信号的存储、分析和传输。
2007.7.2计算机组成原理5
.二2.整辕虾
逻辑代数与普通代数相似之处在于它们都是用字母
表示变量,用代数式描述客观事物间的关系。但不同的是,
逻辑代数是描述客观事物间的逻辑关系,逻辑函数表达式
中的逻辑变量的取值和逻辑函数值都只有两个值,即0和
1,称之为数字逻辑。
在电路上,可用电子器件的开关特性来实现,由此
形成离散信号电压或数字电压,这些数字电压通常用逻辑
电平来表示。应当注意,逻辑电平不是物理量,而是物理
量的相对表示。在正逻辑体系中,用1来表示高电平,用0
来表示低电平。在负逻辑体系中,用0来表示高电平,用1
来表示低电平(本书采用正逻辑)。这种高电平和低电平
统称为逻辑电平。
200772计算机组成原理6
__i常见的门电路
1.与门
真值表表示的两输入端与门如表2」所示,逻辑
符号如图2・1所示。从与门的逻辑关系上可以看出,
如果输入端A作为控制端,则A的值将会决定输入端
B的值是否能被输出到端口Y。
■内1卜,Y=AB
000
010
100
111
表2-1两输入端与门的真值表
2007.7.2计算机组成原理7
□1r—
.4_U'.
符号表示:
(a)国外符号(b)国标符号
®2-1两输入端与门逻辑符号
2。。772计算机组成原理8
2.或门
真值表表示的两输入端或门如表2・2所示,逻辑
符号如图2・2所示。
Y=A+
表2・2两输入端或门的真值表
2007.7.2计算机组成原理
二图2・2两输入端或门逻辑符号
(a)国外符号
2007.7.2计算机组成原理10
里3,非门
非门可以用反相器电路实现,因此非门又称为
“反相器”。真值表表示的非门如表2・3所示,逻辑
符号如图2・3所示。
2。。772计算机组成原理:迸[11
符号表示:
A
AY
(a)国外符号国标付号
图2・3非门逻辑符号
2007.7.2计算机组成原理12
真值表表示的两输入端或非门如表2・5所示,逻
辑符号如图2・5所示。可以利用或非门的输入端A来
控制输入端B。当A=0时,(输入信号被反相输
出);当A=1时,则不管B的值是什么,Y都为0。
AVY=A+B
001
010
100
110
表2・5两输入端或非门的真值表
2007.7.2计算机组成原理13
4符号表示:
(a)国夕卜符号(b)国标符号
图2・5两输入端或非门逻辑符号
2007.7.2计算机组成原理14
里6^^^'~~~~
真值表表示的两输入端异或门如表2・6所示,逻
辑符号如图2・6所示。从逻辑表达式中可以看出,异
或门能够用与门、非门和或门来实现。
ABY=A㊉B
000
011
101
110
表2・6两输入端异或门的真值表
2007.7.2计算机组成原理15
(a)国外符号(b)国标符号
图2・6两输入端异或门逻辑符号
2。。772计算机组成原理16
里7嘴:同琴门
真值表表示的两输入端同或门如表2・7所示,逻
辑符号如图2・7所示。
A*
By=z口
001
010
100
111
表2・7两输入端同或门的真值表
200772计算玩组成原理.17
4符号表示:
(a)国外符号(b)国标符号
图2・7两输入端同或门逻辑符号
2。。772计算机组成原理.18
j1>"v
2.2常用的组合逻辑电路设计
2.2.1加法器
在数字系统中,减法、乘法和除法的核心都是
加法,因此加法器是计算机的基本运算单元,在逻
辑电路中经常使用。
半加器和全加器是算术运算电路中的基本单元,
它们是完成1位二进制数相加的一种组合逻辑电路。
2007.7.2计算机组成原理19
1.半加器
不考虑低位进位的加法器称半加器。
设A为被加数,B为加数。本位和为S,本位进
位为C,根据半加器的概念得出半加器的真值表如
表2・8所示。
由真值表可得出本位和S,本位进位C的表达式:
KE.
;A;Sc
0000
0C10
11.、o
1i01
表2-8半加器真值表
2007.7.2计算玩组成原理20
实现半加器运算的逻辑电路
如图2・8(a)所示,(b)图为半加器的符号。
(a)(b)
图2・8半加器
2007.7.2计算机组成原理21
,SL
半加器只是解决了两-一^位二进制数相加,没
有考虑来自低位的进位。如果要多位二进制数相加,
必须同时考虑来自低位的进位,这种加法器称全加
全加器真值表如表2・9所示,表中Ai为被加数;
Bi为加数;本位和Si;进位Ci,低位进位Ci-1。
根据全加器的概念得出全加器真值表如下页表
2・9所示。
2007.7.2计算机组成原理22
三.表2・9全加器真值表
1C1AB.c
1—11
1£iI
00000
100i0
001i0i
1J010
00i一0
1i*°rs0
0i->i,,5&01二
1ii1J
200772H龙原理23
由真值表写出:
S=Ci-iBA^C_BA^CBA+CBA
Iiiiz-1y
I㊉㊉/
=C1—15
C=Ci-xBA+CJBA+C「
ll—l.BA+Cz-1BA
=BA+Cz-1,A+C.i-lyB
2007.7.2理24
:0
根据表达式画出全加器逻辑图如图2・9(a)所
示,图2・9(b)是全加器的符号。
(a)逻辑图(b)符号
图2・9全加器电路
2007.7.2计算机组成原理25
L_J---------------------:-------------------
3.多位二进制加法电路
用全加器可以实现多位二进制加法运算,实现
四位二进制加法运算的逻辑图如图2・10所示。图中
低位进位输出作为高位进位输入,进位信号是后级
向前级一级一级传输的。
图2・10四位二进加法器逻辑图
二4.集成四位二进制加法器74283
集成四位二进制加法器74283采用了超前进位
方式。74283逻辑符号及引脚图如图2」1所示。
A0
A1
A2
A3sO
skf
B0sk2
B1S3
B2
B3
C1
(a)逻辑符号(b)引脚图
图2・114位二进制加法器74加3砸靠将号、引脚图;
思考:结合集成四位二进制加法器74283的引脚图,查阅相
关资料请分析设计出四位二进制加法器详细的电路图。
.5-222译码器设计
译码器是一个多输入、多输出的组合逻辑电路。
它的作用是通过对编码的译码,形成相应的控制信
号或输出信号,即把给定的代码进行“翻译”,变
成相应的状态,使输出通道中相应的一路有信号输
出。译码器在数字系统中有广泛的用途,不仅用于
代码的转换、终端的数字显示,还用于数据分配,
存贮器寻址和组合控制信号等。不同的功能可选用
不同种类的译码器。
译码器可分为通用译码器和显示译码器两大类。
前者又分为变量译码器和代码变换译码器。
2007.7.2计算机组成原理28
.SL1.变量译码器(又称二进制译码器)一
用以表示输入变量的状态,如2线-4线、3线-8
线和4线-16线译码器。若有n个输入变量,则有2n个
不同的组合状态,就有2n个榆出端供其使用。而每一个
输出所代表的函数对应于n个铺入变量的最小项。
以3线-8线译码器74LS138为例进行分析,图
2・12(a)、(b)分别为其逻辑图及引脚排列。其中、、为
地址输入端,—为译码输出端,S1、、为使能端。
表2・1。为74LS138功能表。
当S1=1,+=0时,器件使能,地址码所指定的
输出端有信号(为0)输出,其它所有输出端均无信号
(全为1)输出。当S1=o,+=X时,或S1=X,+
=1时,译码器被禁止,所有输出同时为1。
200772计算机组成原理29
三《图2・123—8线译码器741_5138逻辑图及弓|胜时非歹11
图2」23-8线译码器74LS138逻辑图及引脚排列
2。。772计算玩组成原理30
表2-1074LS138功育自表
输出
S1S2+S3A2AlAOYoYiYY3YY6Y7
2Y45
100000i11ii11
100011011ii11
100101i01ii11
100111i10ii11
101001i110i11
1010111111011
101101i111101
101111i111110
0XXXX1i111111
X1XXX1i111111
2007.7.2计算玩组成原理31
“三利用使能端能方便地将两个3线・8线译码器组合
成一个4线・16线译码器,如图2・13所示。
图2・13用两片74LS138组合成4・16译码器
2007.7.2计算机组成原理32
.上.2.
(1)七段发光二极管(LED)数码管
LED数码管是目前最常用的数字显示器,图2・
14(a)、(b)为共阴管和共阳管的电路,(c)为两种不
同出线形式的引出脚功能图。
一个LED数码管可用来显示一位。―9十进制数
和一个小数点。小型数码管(0.5寸和0.36寸)每段
发光二极管的正向压降,随显示光(通常为甩上绿、
黄、橙色)的颜色不同略有差别,通常约为2—
2.5V,每个发光二极管的点亮电流在5110mA。
LED数码管要显示BCD码所表示的十进制数字就需
要有一个专门的译码器,该译码器不但要完成译码
功能,还要有相当的驱动能力。
2。0772计算坛组成原理33
(a)共阴连接(“1”电平驱动)(b)共阳连接(“0”电平驱动)
2007.7.2计算机组成原理34
.掌.(c)符号及引脚功能
MM
gfOabgfOab
®2-14LED数码管
2007.7.2计算机组成原理35
,5.(2)BCD码七段译码驱动器
此类译码器型号有74LS47(共阳),74LS48
(共阴),CC4511(共阴)等。以CC4511BCD
为例,图2・15为CC4511引脚排列图。
.Iislkl川川illio|g|
Vnnfgab1cde
.JCC4511
BCLTBlLEDAVw
~»l^13|4|5|6|7|8|~~W
图2—15CC4511引脚排列
2。。772计算玩组成原理36
q-其中:
A、B、C、D—8421BCD码输入端。
a、b、c、d、e、f、g—译码输出端,输出“1”
有效,用来驱动共阴极LED数码管。
一测试输入端,=“0”时,译码输出全为“1”。
—消隐输入端,=“0”时,译码输出全为“0”。
LE—锁定端,LE=“1”时译码器处于锁定
(保持)状态,译码输出保持在LE=0时的数值,LE
=0为正常译码。
表2・11为CC4511功能表。CC4511内接有上拉
电阻,故只需在输出端与数码管各段之间串入限流电
阻即可工作。译码器还有拒伪码功能,当输入码超过
1001时,输出全为“0”,数码管熄灭。
200772计算机组成原理37
表2」1CC4511功能表
输入一输出21
小L?f-D+3BAc3d,'e~小显示字形口
EI-,;
XQXPOCX>xcX/X~IQl+>12101-IKH.
X30-'Ax.-XPX7X70^U0~03。户0~CP消除
0Ob310"043DQ1~1-Pb31"1213。/U.
0-b'woa0I*3WIPoror0
0213orV1。0*31*0〃120013a.
0+1100Q0¥IPIQ10121*,0口or1。3.
O'13or。口O'OQ3130--0213
121,0”13OP谆I4302121"0~13IPs.
0」b-'WIQI43OQ0/Id1/1“1"13b.'
0"1/1,0*11-121~IQ1/口c0,orO43Q
2007.7.2计算机组成原理38
2续表:
V1*1/。户0-O*32Id1"1/1/IQ178.
0口1-1”130P卜,1"1"1"0-1OPIQ2q.
0"1*0"1/0。0。0«0/0"0-消隐r
0^评1/0-PIP1口O'0小0+'0/0«’020"消隐~
:
0口1©1~130门OP0・,。口020^。口0~OF消隐,’
0-I*31-1~170313LIO*304OP0〃02消隐3
0Q1。1,171PIP。/OPOQ00(Ri口八OP02消隐》
0”1/1/131。卜,070~。口0「oror0。消隐,
评1X-x/xrX-'锁存2锁存。
2007.7.2计算机组成原理39
在实际应用中,将十进制数的BCD码接至译码
器的相应输入端A、B、C、D即可显示。―9的数字。
四位数码管可接受四组BCD码输入。CC4511与
LED数码管的连接如图2・16所示。
图2・16CC4511驱动一位LED数码管
2。。7.7.2计算机组成原理40
5.223移位寄存器设计
移位寄存器和数码寄存器不同,移位寄存器不
仅能存储数据,而且具有移位的功能。按照数据移
动的方向,可分为单向移位和双向移位。而单向移
位又有左移和右移之分。
1.单向移位寄存器
图2・17所示为4位单向右移移位寄存器,由4个D
触发器构成。将前一位触发器的输出与后一位触发
器的输入相连,将前一位数据移至后一位。在CP移
位指令控制下,数据依次由DO输入,经4个CP脉冲,
可并行输出Q。—Q3。
2。。772计算机组成原理41
:图2-17单向移位寄存器
并行输出
Q。QiQ2Qs
设输入数码为1101,那么,在CP移位脉冲作用
下,其数据移动情况如表2・16所示。可见,当经过
4个CP脉冲后,1101四位数据全部移入寄存器中,
并从四个触发器Q端得到并行数据输出。再经四个
CP脉冲,则由Q3全部串行输出。
2。。772计算玩组成原理42
表2・12移位寄存器中数据的移动
CP移位寄存器中数码
;F0F1F2F3
00000
1、1000
24Lo100
3-1却010
41「101
同样方法,数据由右输入可构成左移移位寄存器。
上述移位寄存器数据都是串行输入的,事实上,在
数据输入形式上还可实现并行输入,左移或右移串
行输出而构成多种工作方式。
2007.7.2计算机组成原理43
.5.2.中规模集成移位寄存器
将左移和右移移位寄存器结合起来,加上移位控
制端,在方向控制信号作用下可构成双向移位寄存器。
集成移位寄存器种类很多,功能与前所述相同。它
有双向,单向;也有并入/并出、并入/串出、串入/
并出、串入/串出;还有四位、八位等类型。图2・18
所示是一种功能较强的集成四位双向移位寄存器
74LS194。它具有并行寄存,左移寄存,右移寄存
和保持四种工作模式,由M1M0端信号确定
74LS194的工作模式。6语低电平有效的清零端,
DSR为右移串行输入端,DSL为左移串行输入端,
D3D2D1DO为并行输入端。
2。。772计算机组成原理44
CRvcc
MiQ3Q2Q1Q0DSR
DSRQA
MO74194DSLA.QB
B74194QC
CPCkCQD
D3D2D1D0DCP
DSL
GND89MO
(a)逻辑符号(b)引脚图
图2・18集成四位双向移位寄存器74LS194
2007.7.2计算机组成原理45
g
74LS194功斐表见表2・13。由表2・17可以知道,
74LS194在端晶低电平时具有异步清零功能。条
件下,M1M0=00时,寄存器实现保持(数据)功能;
图2・23(b)中QA作为寄存器高位输出,即
QAQBQCQD=Q3Q2Q1QO,M1M0=01时,寄存器
实现右移功能,CP作用下,数据由高位向低位移动,
右移榆入端DSR数据移入63;M1M0=10时,寄存
器实现左移功能,CP作用下,数据由低位向高位移
动,左移输入端DSL数据移入Q0;M1M0=11时,
寄存器实现并行输入(预置)功能,并行输入数据
D3D2D1D0=ABCD寄存到Q端,时钟上跳后
Q3Q2Q1Q0=D3D2D1D0=ABCDo
2007.7.2计算机组成原理46
表2・1374LS194功育自表
M]M[)SLD.pCPD]Q3Q2QiQ0
oDK[%DD。
CR2
0XXXXXXX0000
1XXXXXXXXXQ3Q2QiQo
111XXtABcDABCD
1101XtXXXXQ2Qi1
1100XtXXXXQ2Qi0
101X1tXXXX1Q3Q2Q]
101X0tXXXX0Q3Q2Qi
100XXXXXXXQ:3Q2QiQo
2。。7.7.2计算机组成原理47
・二・将74LS194各功能端,控制端适当级连,可实现容
量的扩展。图2・19所示是由74LS194构成的8位双向
移位寄存器。
Q。Q】QsQqQsQ6Q?
图2・1974LS194构成的8位双向移位寄存器
2007.7.2计算机组成原理48
-_2.2.4计数器设计
1.计数器分类
计数器是时序逻辑电路的一个基本功能模块。能
够实现计数功能的电路称为计数器。它是现代数字系
统中不可缺少的组成部分。它不仅用于对脉冲计数,
还可用于定时、分频、数字运算等工作。
计数器种类很多,按对脉冲计数值增减分为:加
法计数器、减法计数器和可逆计数器。
按照计数器中各触发器计数脉冲引入的方式不同,
分为:同步计数器、异步计数器。若各触发器受同一
时钟脉冲控制,其状态更新是在同一时刻完成,则为
同步计数;反之,则为异步计数器。
按照计数器循环长度可分为:二进制计数器、八
进制计数器、十进制计数器、十六进制计数器、N进
制计数器等。也就是不同的计数长度。
2。。772计算机组成原理49
三.2.同步二进制计数器一74LS161集成计数器
74LS161是一种同步四位二进制加法集成计数
器。其逻辑符号如图2・20(a)所示,管脚的排列
如图2・25(b)所示,逻辑功能如表2」4所示。
CR—vcc
xkrprpQoOlQzVSCP_—co
JLJLco
DO_QO
CTP7416174161
LB-D1_—Qi
D2—Q2
CPRD-
D3--Q3
D0D1D2D3o
CTP_CTT
GND_89fcD
(a)逻辑符号(b)管脚图
图2・20集成4位二进计数器74LS161
2007.7.2计算机组成原理50
-
表24474161的功能表
薜。预置。使能,时钟1预置数据输宏输出
工作履总
即“跖CW444期&G4豕
X"XX。X4-'XXX*,000M异步清零口
W0〃XX"f¥dd4*dd而出同步置射
1P仲0XPX"XXXX保热数据保持
k住XwX"XXXX保挣数据保持
14--1I*3fQXXXXP计数加法计如
200772计算机组成原理:迸[51
.5.由表2・14可知,74LS161具有以下功能:
(1)异步清零。当/?D=0时,不管其他输入
端的状态如何,不论有无时钟脉冲CR计数器输出
将被直接置零(Q3Q2Q/Q0=0000),称为异步清
零。
(2)同步并行预置数。当RD=1、LD=O时,
在输入时钟脉冲CP上升沿的作用下,并行输入端的
数据d3d2d1d0被置入计数器的输出端,即
由于这个操作要与上
Q3Q2Q/Q0=d3d2d1d0oCP
升沿同步,所以称为同步预置数。
(3)计数。当/?D=LD=EP=E7"=1时,在
CP端输
温馨提示
- 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
- 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
- 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
- 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
- 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
- 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
- 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。
最新文档
- 2024高考地理一轮复习专练63河流流域的综合开发与治理含解析新人教版
- 2025高考数学考二轮专题突破练1 常考小题点过关检测-专项训练【含答案】
- 2024年清远职业技术学院高职单招语文历年参考题库含答案解析
- 预防校园性侵害工作制度
- 2024年浙江汽车职业技术学院高职单招语文历年参考题库含答案解析
- 2024年陕西地质矿产局职工医院高层次卫技人才招聘笔试历年参考题库频考点附带答案
- 2024年泰州职业技术学院高职单招职业技能测验历年参考题库(频考版)含答案解析
- 2024年防城港务局职工医院高层次卫技人才招聘笔试历年参考题库频考点附带答案
- 2024年阜新市妇产医院高层次卫技人才招聘笔试历年参考题库频考点附带答案
- 2024年江西旅游商贸职业学院高职单招语文历年参考题库含答案解析
- 屠宰刀安全操作及保养规程
- 民航服务礼仪课件
- 公司供应商大会策划方案
- 云管理平台运营面试题
- “简约与繁复”二元思辨【 审题立意+范文精评 】 语文高分写作 多元思辨
- 计算物理课件
- 集中供热管网系统一次网的调节方法
- MRP、MPS计划文档教材
- 甲状腺疾病护理查房课件
- 安全安全带检查记录表
- Listen-to-this-3-英语高级听力-(整理版)
评论
0/150
提交评论