数字电子技术基础学习通超星期末考试答案章节答案2024年

数字电子技术基础学习通超星期末考试章节答案2024年逻辑代数的表示方法“与运算”:用乘积AB表示：当A,B都为“1”时，其值为“1”，否则为“0”。

（

）

答案:对反演律又称摩根定律，是非常重要又非常有用的公式，它经常用于逻辑函数的变换

答案:对逻辑代数的运算规则和普通代数是一致的

答案:错一个逻辑函数的表示方法有：（）、（）、（）、（）、（）

答案:函数表达式;逻辑电路图;真值表;卡诺图;波形图八进制数（16）8比十进制数16小。

答案:对在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。

答案:对因为BCD码是一组四位二进制数，所以BCD码能表示十六进制以内的任何一个数码。

答案:错逻辑函数表达式的化简结果是唯一的。

答案:错（10110010.1011）2=(

)8=(

)16。

答案:262.54;B2.B(1111000)8421BCD=(

)10=(

)16。

答案:78;4E（30.25）=（

）2=（

）16

答案:11110.01;1E.4（3F）16=（

）2=（

）10=（

）8

答案:00111111;63;77（01000）2＋（10101）2＝（

）2＝（）10＝(

)16。

答案:11101;29;1D为了简化运算器的电路结构，用_____码相加完成两数相减运算。

答案:补(53)10=(

)2=(

)16。

答案:110101;35（10010001.11）2=（

）10=（

）8421BCD。

答案:145.75;000101000101.01110101若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。

答案:错若两个函数具有不同的真值表，则两个逻辑函数必然不相等。

答案:对逻辑变量“1”表示数值1，“0”表示没有的意思。

答案:错若两个函数具有相同的真值表，则两个逻辑函数必相等。

答案:对异或函数和同或函数在逻辑上互为反函数。

答案:对如果X+Y和X+Z的逻辑值相同，则Y和Z的逻辑值一定相同。

答案:错卡诺图的化简结果是唯一的

答案:错卡诺图中，相邻性指包围任一方格的其他方格都与这个方格相邻。

答案:错波形图只能用于描述电路的结果，不能用于分析逻辑电路的逻辑功能。

答案:错逻辑函数的描述方法只能按真值表、逻辑函数式、逻辑图的顺序依次使用。

答案:错无关项在卡诺图当作1也可当作0。

答案:对/star3/origin/e8b382cb76776c24bd04d874efa48df2.png

答案:B函数F=AB+BC，使F=1的输入ABC组合为（

）。

答案:110/star3/origin/ed42c12241e869b5e52ff1d979975402.png

答案:“或”门1、逻辑代数又称为

代数。最基本的逻辑关系有

、

、

三种。

答案:布尔;与;或;非逻辑函数常用的四种表示方法：

、

、

、

。

答案:真值表;逻辑图;逻辑函数式;波形图逻辑函数式F=ABC+A'+B'+C'=

。

答案:11、逻辑函数L=A'B'C'D'+A+B+C+D=

。

答案:1普通TTL与非门的输出端允许直接相连，实现线与。（×）

答案:错三态门的三种状态分别为：高电平、低电平、不高不低的电压。（×）

答案:错CMOS或非门与TTL或非门的逻辑功能完全相同。（√）

答案:对TTL与非门的多余输入端可以接固定高电平。（√）

答案:对普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（√）

答案:对一般TTL门电路的输出端可以直接相连，实现线与。（×）

答案:错下来不属于三态门的状态的是（

D

）

答案:低阻态下列几种TTL电路中，输出端可实现线与功能的电路是（

D）。

答案:OC门以下电路中常用于总线应用的是（A）。

答案:三态门对于CMOS与非门电路，其多余输入端正确的处理方法是（

）。D

答案:通过电阻接VTTL与非门的多余输入端悬空时，相当于输入

电平。答：高

答案:高TTL与非门多余的输入端应接

。答：高阻

答案:高阻输出端可以直接相连，实现线与的TTL门电路称为

门。答：OC

答案:OCOC门称为

门，多个OC门输出端并联到一起可实现

功能。答：集电极开路、线与

答案:集电极开路;线与/star3/origin/89a7a48849bb49b4db9f445261042f8b.png

答案:D';AB/star3/origin/35e82309d49fead4dc60e1ea842e9532.png

答案:列出逻辑式列出真值表：电路功能：一位全加器，A、B为两个加数，C为来自低位的进位，S是相加的和，CO是进位。/star3/origin/5e29f7e73d12aba5d37daf4d5158e779.png

答案:逻辑表达式：功能

：从真值表看出，ABC=000或ABC=111时，F=0，而A、B、C取值不完全相同时，F=1。故这种电路称为“不一致”电路。/star3/origin/19ebb7c39189ead54ab389f6f8044f96.png

答案:功能描述：

由地址码C2C1选择B2B1的最小项的反变量输出。/star3/origin/f3ffbe996a592cb496b64050de78fbc0.png

答案:（1）(2)解：由真值表得出函数表达式：令则/star3/origin/c1e463b0127f76b93ae30603c83bd560.png

答案:八选一数据选择器的输出表达式/star3/origin/bb9483323c1ad4931b9dbcdd8bd5027a.png

答案:列出表达式列真值表逻辑功能：该电路实现一个全加器，Ａ、Ｂ为两个加数，C为低位进位数，Ｆ１为和，Ｆ２为进位输出。约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0。

答案:对八路数据分配器的地址输入（选择控制）端有8个。

答案:错若要对200个编码对象进行编码，则至少需要（

）位二进制代码编码。

答案:8一个具有N个地址端的数据选择器的功能是（

）。

答案:2N选1

十六路数据选择器，其地址输入端有（

）个。

答案:4半加器和的输出端与输入端的逻辑关系是（

）

答案:异或

若要对29个编码对象进行编码，则至少需要（

）位二进制代码编码。

答案:5组合逻辑电路通常由（

）组合而成。

答案:门电路一个8线-3线优先编码器74LS148，输入是低电平有效，当输入最高位和最低位同时为1而其余位为0时，则其输出编码应为（

）。

答案:110/star3/origin/0690c15b8ba8197910d976bf863bbd23.png

答案:1110111116位输入的二进制编码器，其输出端有(

)位。

答案:4在下列逻辑电路中，不是组合逻辑电路的是（

）。

答案:寄存器/star3/origin/ae8077f74267f60fbf93d60221d4d49e.png

答案:或非门七段字符显示器的内部接法有两种形式：共

接法和共

接法。

答案:阳极;阴极从一组输入数据中选出一个作为数据传输的常用组合逻辑电路叫做

。

答案:数据选择器/star3/origin/e8b2c80ed8e789dc2b505c8bfc6766a7.png

答案:10111111采用四位比较器对两个四位数比较时，先比较

位。

答案:高/star3/origin/acf139943152b56e8a442bbcad6a5618.png

答案:11101111驱动共阳极七段数码管的译码器的输出电平为

有效，而驱动共阴极的输出电平为

有效。

答案:低;高16选1数据选择器的地址端有

位。

答案:4组合逻辑电路是指电路的输出仅由当前的___________的决定。

答案:输入数字电路按逻辑功能的不同特点可分为两大类，即：

逻辑电路和

逻辑电路。

答案:组合;时序D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。

答案:错同步SR触发器由于受到时钟信号的控制，因此没有禁止态。

答案:错半导体存储器的基本结构都是由地址译码器、存储矩阵和读写控制电路三大部分构成的（√）

答案:对快闪存储器是一种高性能的随机存储器。（×）

答案:错静态存储器的基本构成单元是触发器。

答案:对/star3/origin/0d987be3de7c6fed04282b33417df095.png

答案:对RAM掉电后数据易丢失，而ROM掉电后仍能保持数据。（√）

答案:对ROM和RAM中存入的信息在电源断掉后都不会丢失。（×）

答案:错JK触发器要实现Qn+1=1时，J、K端的取值为J=1,K=0。

答案:对如果触发器的次态仅取决于CP（A

）时输入信号的状态，就可以克服空翻。

答案:上升（下降）沿如果一个半导体储存器中有m位地址线，则应有

个储存单元，若输出位数为n位，则其存储容量为

位。(

D

)

答案:2m、

2m×n随机存取存储器具有(

A

)功能。

答案:读/写/star3/origin/bc5edfd06309715271851e09eb151d35.png

答案:JK=11

只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容(D)。

答案:保持不变要构成容量为1K×8的RAM，采用字扩展，需要

片容量为256×8的RAM。4

答案:4存储容量为4K×8位的RAM存储器，其地址线为

条、数据线为

条。12，8

答案:12;8FPGA称为

。现场可编程门阵列

答案:现场可编程门阵列/star3/origin/d7f73003ed815241a3e221e120f9c9b8.png

答案:1触发器按动作特点可分为基本型、

、

和边沿型；

答案:电平型;脉冲型CPLD称为

逻辑器件。复杂的可编程

答案:复杂的可编程半导体存储器从存、取功能上分为

和

。随机存储器、只读存储器

答案:随机存储器;只读存储器触发器按功能分类有

，

，

和

等四种触发器。

答案:SR触发器;JK触发器;D触发器;T触发器二进制计数器既可实现计数也可用于分频。

答案:对时序电路一定含有记忆功能的器件。

答案:对/star3/origin/8d7890f703cfe050c84ff8a8046c1c0e.png

答案:十进制计数器在同步计数器中，各触发器状态改变时刻（

）。

答案:相同/star3/origin/ae47784ca694c83446a4511a5f705fea.png

答案:移位寄存器/star3/origin/6b2a4102003543ebc7485bb5e11edfac.png

答案:十进制加法以下电路中，哪个不是时序逻辑电路（

）。

答案:译码器8位移位寄存器，串行输入时经（

）个脉冲后，8位数码全部移入寄存器中。

答案:8同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者（

）。

答案:没有统一的时钟脉冲控制

有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（

）。

答案:1011--0110--1100--1000--0000

/star3/origin/4baf9464f0cbbd3f0101df436ede9560.png

答案:五下列电路中，不属于时序电路的是（）

答案:全加器在移位寄存器中采用并行输出比串行输出（

）。

答案:快

请判断以下哪个电路不是时序逻辑电路。

答案:译码器

时序逻辑电路中一定包含（

）。

答案:触发器计数器按照各触发器是否同时翻转分为

式和

式两种。

答案:同步;异步若要构成七进制计数器，最少用

个触发器，它有

个无效状态。

答案:3;1若要构成十七进制计数器，至少用

个触发器，它有

个无效状态。

答案:5;15/star3/origin/a4d10a4708cb6036b952de6f99dc3b71.png

答案:5若要构成七进制计数器，最少用

个触发器，它有

个无效状态。

答案:3;1计数器按照各触发器是否同时翻转分为

式和

式两种。

答案:同步;异步含有触发器的数字电路属于

逻辑电路。

答案:时序若要构成六十进制计数器，至少用

个触发器，它有

个无效状态。

答案:6;4若要构成六进制计数器，最少用

个触发器，它有

个无效状态。

答案:3;2所谓时序逻辑电路是指电路的输出不仅与当时的

有关，而且与电路的

有关。

答案:输入;历史状态石英晶体多谐振荡器稳定性好，工作频率高。（√）

答案:对多谐振荡器主要用于波形整形。（×）

答案:错多谐振荡器有两个稳态。（×）

答案:错以下电路中,常常用于延时、定时的电路是（

C

）。

答案:单稳态触发器/star3/origin/9a3dfe94a9d8bc9d99202dd1104b290b.png

答案:施密特触发器

为了将正弦波信号变换为同频率的矩形波信号，应选用（B）

答案:施密特触发器具有脉冲整形的电路是（

C

）。

答案:施密特触发器以下电路中，欲获得一个数字系统的时钟脉冲源，应采用（

C

）。

答案:多谐振荡器D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小,输出电压越精确。（√）

答案:对一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较。（√）

答案:对下列几种A/D转换器中，转换速度最快的是（

A

）。

答案:并行A/D转换器

将一个最大幅值为5V的模拟信号转换为数字信号，要使模拟信号每变化10mV，数字信号的最低发生变化应选用（

D

）位的A/D转换器。

答案:9有一个4位的倒T型电阻网络D/A转换器，设它的参考电压为10V，当输入数字量为1100时，输出电压为

V。-7.5V

答案:-7.5V已知被转换的信号的上限截止频率为10kHz，则A/D转换器的采样频率应高于

kHz。

20

答案:20A/D转换的一般步骤包括

、

、

和

。采样，保持、量化、编码

答案:采样;保持;量化;编码/star3/origin/f37ceba25f0326c6d042dbd43c88f970.png

答案:错若两个逻辑函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。

答案:错8421码1001比0001大。

答案:对/star3/origin/ff344deac6bab7b117f6f0b837d84980.png

答案:F(A,B,C)=∑m(3,4,6,7)/star3/origin/83a2b8fd4a959cee54ab574c8c5a0fd7.png

答案:D0=D2=0，D1=D3=1若在编码器中有50个编码对象，则要求输出二进制代码位数为

位。

答案:6对于TTL与非门闲置输入端的处理，不正确的是

。

答案:接地/star3/origin/bb255bd25f167301023bf79375849b49.png

答案:B逻辑函数的表示方法中具有唯一性的是

。

答案:真值表组合逻辑电路设计的结果一般是要得到

。

答案:逻辑电路图一个8线-3线优先编码器74LS148，输入是低电平有效，当输入最高位和最低位同时为1而其余位为0时，则其输出编码应为（

）。

答案:001一位十六进制数可以用

位二进制数来表示。

答案:4从一组输入数据中选出一个作为数据传输的常用组合逻辑电路叫做

。

答案:数据选择器/star3/origin/55f04cae68b82f238b77654a04a75c87.png

答案:10111111逻辑函数有四种常用的表示方法，它们分别是

、

、逻辑函数式和逻辑图。

答案:真值表;波形图/star3/origin/a39647c4534286414eae94a7d6b61441.png

答案:D';AB七段字符显示器的内部接法有两种形式：共

接法和共

接法。

答案:阳极;阴极OC门称为集电极开路门，多个OC门输出端并联到一起可实现

功能。

答案:线与/star3/origin/e63a72ce7c3bf8a6c1604c5a37b7643c.png

答案:1逻辑代数又称为布尔代数。最基本的逻辑关系有

、

、

三种。

答案:与逻辑;或逻辑;非逻辑/star3/origin/4d228b3d89ccc6038328debf5b98cc19.png

答案:∑m(1,4,5,6/star3/origin/052036b23e733480e01e671d520df7d7.png

答案:1001/star3/origin/eaa0e198624237f4bf1a5a23a4bfa52a.png

答案:1001011一个8421BCD码计数器至少需要（

）个触发器。

答案:4/star3/origin/1d4e3070d718d23900849a2519d12e5b.png

答案:6一个四位二进制减法计数器的起始值为1001,经过100个时钟脉冲作用之后的值为。

答案:0101/star3/origin/e53792f2e84ab5128551b3aab988be6c.png

答案:2500Hz/star3/origin/c2e32cfcd7beff65e3ad53d7993d9c99.png

答案:模3可逆计数器有一双向移位寄存器,高位在左,低位在右,欲将存放在该移位寄存器中的二进制数乘上十进制数4,则需将该移位寄存器中的数左移位。

答案:2/star3/origin/91630c4fc21e0b3b80acc9d51e82c7de.png

答案:101101/star3/origin/7a23fb6e96bb8df46b1cb791ab74f495.png

答案:0,1/star3/origin/3f4e624fe06e18599ec1864026bd3217.png

答案:不能同时为1以下不属于组合逻辑电路的器件是__________。

答案:寄存器/star3/origin/0bf57215b36afada8ff5fd6405b33bed.png

答案:B=C=0用两片4位比较器74HC85串联接成8位数值比较器时,低位片中的Y(A>B)、Y(A答案:001一个数据选择器的地址输入端有3个时,最多可以有__________个数据信号输出。

答案:8当七段显示译码器的七个输出端状态为abcdefg=0011111时(高电平有效),译码器输入状态(8421BCD码)应为____________。

答案:0110为了使74HC138正常工作,使能输入端S1、S2‘和S3’的电平应是__________。

答案:100为了使74HC138正常工作,使能输入端S1、S2¢和S3¢的电平应是__________。

答案:100下列电路中,属于组合逻辑电路的是__________。

答案:译码器求一个逻辑函数Y的对偶式YD时，下列说法不正确的是________