电子技术基础（第五版）课件 苏莉萍 第9、10章 集成逻辑门电路、组合逻辑电路

课题九集成逻辑门电路9.1TTL与非门9.2CMOS集成逻辑门9.3集成逻辑门电路的使用课题小结

9.1TTL与非门

这种集成逻辑门的输入级和输出级都是由晶体管构成的，并实现与非功能，所以称为晶体管晶体管逻辑与非门，简称TTL与非门。

9.1.1典型TTL与非门电路

1.电路组成

图9.1是典型TTL与非门电路，它由三部分组成：输入级由多发射极三极管V1和电阻R1

组成，完成与逻辑功能；中间级由V2、R2、R3

组成，其作用是将输入级送来的信号分成两个相位相反的信号来驱动V3和V5

管；输出级由V3、V4、V5、R4和R5

组成，其中V5为反相管，V3、V4组成的复合管是V5的有源负载，完成逻辑上的“非”。图9.1典型TTL与非门

2.工作原理

1)当输入端有低电平时(UiL=0.3V)

2)当输入端全为高电平时(UiH=3.6V)

当电路输入有低电平时，输出为高电平；而输入全为高电平时，输出为低电平。电路的输出和输入之间符合与非逻辑，即

9.1.2TTL与非门的特性与主要参数

1.电压传输特性

电压传输特性是指与非门输出电压uo随输入电压ui变化的关系曲线。图9.2(a)、(b)分别为电压传输特性的测试电路和电压传输特性曲线。图9.2TTL与非门的电压传输特性

图9.2(b)所示电压传输特性曲线可分成下列四段：

①ab段(截止区)0≤ui<0.6V，uo=3.6V。

②bc段(线性区)0.6V≤ui<1.3V，uo

线性下降。

③

cd段(转折区)1.3V≤ui<1.5V，uo

急剧下降。

④de段(饱和区)ui≥1.5V，uo=0.3V。

从电压传输特性可得以下主要参数：

(1)输出高电平UoH和输出低电平UoL。UoH是指输入端有一个或一个以上为低电平时的输出高电平值；UoL是指输入端全部接高电平时的输出低电平值。UoH的典型值为3.6V，

UoL的典型值为0.3V。但是，实际门电路的UoH和UoL并不是恒定值，考虑到元件参数的差异及实际使用时的情况，手册中规定高、低电平的额定值为：UoH

=3V，UoL=0.35V。有的手册中还对标准高电平(输出高电平的下限值)USH及标准低电平(输出低电平的上限值)USL做出规定：

USH≥2.7V，USL=0.5V。

(2)阈值电压UTH。UTH是电压传输特性的转折区中点所对应的ui值，是V5管截止与导通的分界线，也是输出高、低电平的分界线。它的含义是：当ui<UTH

时，与非门关门(V5管截止)，输出为高电平；当ui>UTH

时，与非门开门(V5管导通)，输出为低电平。实际上，阈值电压有一定范围，通常取UTH=1.4V。

(3)关门电平Uoff和开门电平Uon。在保证输出电压为标准高电平USH(即额定高电平的90%)的条件下，所允许的最大输入低电平称为关门电平Uoff。在保证输出电压为标准低

电平USL(额定低电平)的条件下，所允许的最小输入高电平称为开门电平Uon。Uoff和Uon是与非门电路的重要参数，表明正常工作情况下输入信号电平变化的极限值，同时也反映了电路的抗干扰能力。一般：0.8V≤Uoff≤1.4V，1.4V≤Uon≤1.8V。

(4)噪声容限。低电平噪声容限是指与非门截止，保证输出高电平不低于高电平下限值时，在输入低电平基础上所允许叠加的最大正向干扰电压，用UNL表示。由图9.2可知，

UNL=Uoff-UiL。高电平噪声容限是指与非门导通，保证输出低电平不高于低电平上限值时，在输入高电平基础上所允许叠加的最大负向干扰电压，用UNH表示。由图9.2可知，UNH

=UiH-Uon。显然，为了提高器件的抗干扰能力，要求UNL与UNH

尽可能地接近。

2.输入特性

1)输入伏安特性

输入伏安特性是指与非门输入电流随输入电压变化的关系曲线。图9.3(a)为测试电路，图9.3(b)为TTL与非门的输入伏安特性曲线。一般规定输入电流以流入输入端为正。图9.3TTL与非门的输入伏安特性

由图9.3可以得到以下几个主要参数：

(1)输入短路电流IiS指当输入端有一个接地时，流经这个输入端的电流，如图9.4所示。由图9.4示。由图9.4得

当Ui=0时，有图9.4IiS的定义

(2)输入漏电流IiH指当任何一个输入端接高电平时，流经这个输入端的电流，如图9.5所示。由于此电流是流入与非门的，因而是正值。当与非门的前级驱动门输出为高电平时，IiH

就是前级门的流出(拉)电流，因此，它也是一个和电路负载能力有关的参数。显然，IiH越大，前级门输出级的负载就越重。一般情况下，IiH

<40μA。

IiS和IiH都是TTL与非门的重要参数，是估算前级门带负载能力的依据之一。图9.5IiH的定义

2)输入端负载特性

输入端负载特性是指输入端接上电阻Ri

时，输入电压ui随Ri的变化关系。图9.6(a)为测试电路，图9.6(b)为TTL与非门的输入负载特性曲线。图9.6TTL与非门的输入端负载特性

当TTL与非门的一个输入端外接电阻Ri时(其余输入端悬空)，在一定范围内，输入电压ui随着Ri的增大而升高。在V5管导通前，输入电压为

(1)关门电阻Roff。使TTL与非门输出为标准高电平USH

时，所对应的输入端电阻Ri的最大值称为关门电阻，用Roff表示。

(2)开门电阻Ron。使TTL与非门输出为标准低电平时，输入端外接电阻的最小值称为开门电阻，用Ron表示。

这两个参数是与非门电路中的重要参数。当Ri<Roff时，TTL与非门截止，输出高电平；当Ri>Ron时，TTL与非门导通，输出低电平。在TTL与非门典型电路中，一般选Roff=0.9kΩ，

Ron≥2.5kΩ。

3.输出特性

TTL与非门的输出特性是指它的输出电压与输出电流(负载电流)的关系。

在实际应用中，TTL与非门的输出端总是要与其他门电路连接，也就是要带负载。TTL与非门带的负载分为灌电流负载和拉电流负载两种。

1)输入为高电平时的输出特性(灌电流负载特性)

当输入全为高电平时，TTL与非门导通，输出为低电平。此时，V5管饱和，负载电流为灌电流，如图9.7(a)所示。负载RL越小，灌入V5管的电流IoL越大，V5管饱和程度变弱，输出低电平值增大，如图9.7(b)所示。为了保证TTL与非门的输出为低电平，对IoL要有一个限制。一般将输出低电平UoL=0.35V时的灌电流定义为最大灌电流Io(Lmax)。图9.7输入高电平时的输出特性

2)输入为低电平时的输出特性(拉电流负载特性)

当输入端有一个为低电平时，TTL与非门截止，输出为高电平。此时V5管截止，负载为拉电流，如图9.8(a)所示。V3、V4管工作于射极跟随器状态，其输出电阻很小。负载RL越小，从TTL与非门拉出的电流IoH越大，门电路的输出高电平UoH将下降，如图9.8(b)所示。为了保证TTL与非门的输出为高电平，IoH

不能太大，一般将输出高电平UoH=2.7V时的拉电流定义为最大拉电流IoH(max)。图9.8输入低电平时的输出特性

4.其他参数

1)平均传输延迟时间tpd

平均传输延迟时间tpd是指TTL与非门电路导通传输延迟时间tp1和截止延迟时间tp2的平均值，即tpd=(tp1+tp2)/2，如图9.9所示。tpd是衡量门电路开关速度的一个重要参数。一般，tpd=10~40ns。图9.9tpd的定义

2)空载功耗

空载功耗是指TTL与非门输出端不接负载时所消耗的功率，又分为导通功耗和截止功耗。

导通功耗Pon是与非门输出为低电平时消耗的功率；截止功耗Poff是与非门输出为高电平时消耗的功率。导通功耗大于截止功耗。门电路的功耗指标通常是空载导通功耗。TTL门的功耗范围为12~22mW。

9.1.3其他逻辑功能的TTL门电路

1.集电极开路与非门(OC门)

在实际使用中，有时需要将多个与非门的输出端直接并联来实现“与”的功能，如图9.10所示。图9.10与非门输出端直接并联

并不是所有形式的与非门都能接成“线与”电路。具有推拉式输出的与非门，其输出端就不允许进行线与连接。因此，无论输出是高电平还是低电平，输出电阻都比较低，如果将两个输出端直接相连，当一个门的输出为高电平，另一个门输出为低电平时，就会形成一条从+UCC到地的低阻通路，必将产生一个很大的电流从截止门的V4管灌入到导通门的V5

管，如图9.11所示。这个电流不仅会使导通门的输出低电平抬高，甚至会损坏两个门的输出管，这是不允许的。为了克服一般TTL门不能直接相连的缺点，人们又研制出了集电极开路与非门。图9.11两个TTL与非门输出端相连

集电极开路与非门简称OC门，电路如图9.12(a)所示，其逻辑符号如图9.12(b)所示。OC门是用外接电阻RL来代替V3、V4复合管组成的有源负载，它在工作时需外接负载电阻RL和电源。只要RL选择恰当，既能保证输出的高、低电平符合要求，又能使输出三极管的负载电流不至于过大。图9.12集电极开路与非门

RL的取值原则是：应保证输出高电平UoH≥2.7V，输出低电平UoL≤0.35V。

综上所述，可以得出以下两种OC门电路：

①OC门在单个使用时，在输出端与电源UCC之间必须外接一个负载电阻RL，如图9.13所示；

②当n个OC门的输出端并联时，能实现“线与”功能，如图9.14所示。图9.13OC门单个使用时的接法图9.14n个OC门输出端并联接法

图9.15三态门

图9.16控制端高电平有效的

三态门主要应用在数字系统的总线结构中，实现用一条总线有秩序地传送几组不同数据或信号，如图9.17所示。图9.17用三态门接成总线结构

三态门还可实现数据的双向传输，如图9.18所示。图9.18用三态门实现数据的双向传输

9.1.4TTL集成逻辑门电路产品系列

74系列TTL与非门的延迟时间及功耗如表9.2所示。

由表9.2可知：

(1)H型和S型相比较，功耗相近，但S型速度较高，较优于H型。

(2)L型和LS型相比较，功耗相近，而LS型速度较高，在低功耗高速场合更多地使用LS型。

(3)标准型和LS型相比较，速度相近，但LS型功耗较小，较优于标准型产品。

9.2CMOS集成逻辑门

9.2.1CMOS反相器CMOS反相器电路如图9.19(a)所示。它是由NMOS管VN和PMOS管VP组合而成的。VN和VP的栅极相连，作为反相器的输入端；漏极相连，作为反相器的输出端。VP是负载管，其源极接电源UDD的正极，VN为放大管(驱动管)，其源极接地。为了使电路正常工作，要求电源电压大于两管开启电压的绝对值之和，即UDD>|UTP|+UTN。图9.19CMOS反相器及其等效电路

1.工作原理

设+UDD=+10V，VN、VP的开启电压UTN=|UTP|，其工作原理如下：

(1)当输入电压为低电平时，即UGSN=0，VN截止，等效电阻极大，相当于

S1

断开，而UGSP=-UDD<UTP，所以VP导通，导通等效电阻极小，相当于S2

接通，如图9.19(b)所示，输出电压为高电平，即uo≈+UDD。

(2)当输入电压为高电平时，工作情况正好相反，VN

导通，VP截止，相当于S1

接通，S2

断开，如图9.19(c)所示，输出电压为低电平，即uo≈0V。

综上所述，可以得出以下结论：

①输出电压uo与输入电压ui是反相关系。

②反相器不论输入是高电平还是低电平，VN

管和VP管中总有一个处于截止状态，静态电流近似为零，所以静态功耗很小。

③VN管和VP管跨导gm都较大，即导通等效电阻都很小，能为负载电容提供一个低阻抗的充电回路，因而开关速度较高。

2.CMOS反相器的电压传输特性

典型的CMOS反相器的电压传输特性曲线如图9.20所示。由图9.20可知，电压传输特性的过渡区比较陡峭，说明CMOS反相器虽有动态功耗，但其平均功耗仍远低于其他任何一种逻辑电路。这是CMOS电路的突出特点。另外，VN

和VP的特性接近相同，使电路有互补对称性，即VN和VP互为负载管，显然，阈值电压VTH接近UDD/2，所以CMOS反相器的电压传输特性曲线比较接近理想开关特性。图9.20CMOS反相器电压传输特性

3.CMOS反相器的主要特点

CMOS反相器具有以下特点：

(1)静态功耗小。

(2)工作速度高。

(3)抗干扰能力强。由于UTH=UDD/2，UoL

≈0，UoH

≈+UDD，则它的噪声容限为UNL=UNH=UDD/2，因而抗干扰能力强。

(4)扇出系数大。因为VN、VP管的导通等效电阻都比较小，所以拉电流和灌电流负载能力都很强，可以驱动比较多的同类型CMOS门电路。

(5)只用一组电源，且允许电源电压在3~18V范围内变化，所以CMOS的电源电压波动范围大。

(6)制造工艺复杂，成本高，且门电路的集成度较小。

9.2.2CMOS门电路

1.CMOS与非门

图9.21所示是一个两输入端的CMOS与非门电路，它是由两个CMOS反相器构成的。A、B为输入端，Y为输出端。其工作原理如下：

(1)当输入端A或B中有一个为低电平时，两个串联的NMOS管VN1、VN2中至少有一个截止，而并联的PMOS管VP1、VP2中至少有一个是导通的，所以，输出端Y是高电平。

(2)当输入端A和B都为高电平时，VN1、VN2导通，VP1、VP2截止，输出端Y为低电平。

该电路符合与非门的逻辑关系：图9.21CMOS与非门电路

2.CMOS或非门

图9.22所示是一个两输入端的CMOS或非门电路。A、B为输入端，Y为输出端。其工作原理如下：

(1)当输入端A和B都为低电平时，并联的VN1、VN2均截止，串联的VP1、VP2导通，其输出端Y是高电平。

(2)当输入端A或B中有一个为高电平时，VN1、VN2中至少有一个导通，而VP1、VP2中至少有一个截止，所以，输出端Y是低电平。

该电路符合或非门的逻辑关系：图9.22CMOS或非门电路

图9.23CMOS三态门

4.CMOS传输门和模拟开关

1)CMOS传输门

将P沟道增强型MOS管VP和N沟道增强型MOS管VN并联起来，并在两管的栅极加互补的控制信号就构成了CMOS传输门，简称TG。其电路及逻辑符号如图9.24所示。它是一种传输信号的可控开关电路。图9.24CMOS传输门

CMOS传输门的工作原理如下：

设电源电压UDD=10V，控制信号的高、低电平分别为+10V和0V，两管的开启电压的绝对值均为3V，输入信号ui的变化范围为0~+UDD。

2)模拟开关

将CMOS传输门和一个反相器结合，则可组成一个模拟开关，如图9.25所示。图9.25模拟开关

9.2.3CMOS集成逻辑门电路产品系列

1.CC4000系列

第一个字母C表示中国；第二个字母C表示CMOS集成电路；40表示国际通用系列。

CC4000系列电源电压UDD为3~18V，其功能和引脚排列与对应序号的国外产品一致。

2.74C××系列

74C××系列是普通系列，其功能和引脚排列与TTL74系列相同。

74HC××系列是高速系列；74HCT××系列是高速并且与TTL兼容的系列。

74AC××系列是新型高速系列；74ACT××系列是新型高速且与TTL兼容的系列。

9.3集成逻辑门电路的使用

在逻辑门的使用中，应注意下列事项。(1)对多余的或暂时不用的输入端进行合理的处理。对于TTL门来说，多余的或暂时不用的输入端可采用以下方法进行处理：①悬空；②与其他已用输入端并联使用；③按功能要求接电源或接地

(2)在门电路的使用安装过程中应尽量避免干扰信号的侵入，不用的输入端按上述方式处理，保证整个装置有良好的接地系统。

(3)CMOS门电路尤其要避免静电损坏。因为MOS器件的输入电阻极大，输入电容小，当栅极悬空时，只要有微量的静电感应电荷，就会使输入电容很快充电至很高的电压，结果将会把MOS管栅极与衬底之间很薄的SiO2绝缘层击穿，造成器件永久性损坏。

课题小结

集成逻辑门电路可分为双极型和单极型两大类。本课题从电路组成、工作原理、外特性及性能特点等几个方面介绍了几种逻辑门电路，重点介绍了TTL门及CMOS门的电路结构、工作原理及特点。TTL电路具有较高的工作速度，较强的抗干扰能力和一定的负载能力。它的系列产品较多。特别是LSTTL电路的应用比较普遍。

CMOS电路具有功耗小、电源电压范围宽、抗干扰能力强、制造工艺简单、集成度高以及负载能力强等特点，因此CMOS电路应用范围迅速扩大到工业控制设备及民用电子产品领域。课题十组合逻辑电路10.1组合逻辑电路的分析与设计10.2组合逻辑部件10.3竞争与冒险课题小结

10.1组合逻辑电路的分析与设计

10.1.1组合逻辑电路的分析

如果数字电路的输出只取决于电路当前输入，而与电路以前的状态无关，这类数字电路就是组合逻辑电路。

对组合逻辑电路的分析，就是根据给定的电路，确定其逻辑功能。对于比较简单的组合逻辑电路，通过列写逻辑函数式或真值表及化简等过程，即可确定其逻辑功能。对于较复杂的电路，则要搭接实验电路，测试输出与输入变量之间的逻辑关系，列成表格(功能表)，方可分析出其逻辑功能。

例10.1分析图10.1所示电路的逻辑功能。

解(1)写出该电路输出函数的逻辑表达式。

(2)列出函数的真值表，如表10.1所示。所谓真值表，是在表的左半部分列出函数中所有自变量的各种组合，右半部分列出对应于每一种自变量组合的输出函数的状态。

(3)可见，该电路是判断三个变量是否一致的电路。图10.1不一致判定电路

例10.2分析图10.2所示电路的逻辑功能。图10.23-8译码器逻辑电路图

10.1.2组合逻辑电路的设计

组合逻辑电路的设计，一般分为下述几个步骤：

(1)根据给定的设计要求，确定哪些是输入变量，哪些是输出变量，分析它们之间的逻辑关系，并确定输入变量的不同状态以及输出端的不同状态，哪个该用1表示，哪个该用0表示。

(2)列真值表。在列真值表时，不会出现或不允许出现的输入变量的取值组合可不列出。如果列出，就在相应的输出函数处画“×”号，化简时作约束项处理。

(3)用卡诺图或公式法化简。

(4)根据简化后的逻辑表达式画出逻辑电路图。

例10.3交叉路口的交通管制灯有三个，分红、黄、绿三色。正常工作时，应该只有一盏灯亮，其他情况均属电路故障。试设计故障报警电路。

解设定灯亮用1表示，灯灭用0表示；报警状态用1表示，正常工作用0表示。红、黄、绿三灯分别用R、Y、G表示，电路输出用Z表示。列出真值表如表10.3所示。

画出卡诺图(图10.3)，可得到电路的逻辑表达式为图10.3报警电路卡诺图

若限定电路用与非门组成，则逻辑函数式可改写成

据此表达式设计出的电路如图10.4所示。图10.4电路逻辑图

10.2组合逻辑部件

10.2.1编码器所谓编码就是将特定含义的输入信号(文字、数字、符号等)转换成二进制代码的过程。实现编码操作的数字电路称为编码器。按照被编码信号的不同特点和要求，常用编码器有二进制编码器、二十进制编码器和优先编码器。一位二进制码有0、1两种取值状态，n位二进制编码有2n种不同的取值状态。用不同的取值状态表示不同的信息，就是二进制编码器的基本原理。

1.二十进制编码器

二十进制编码器是指用四位二进制代码表示一位十进制数的编码电路，也称10线4线编码器。最常见是8421BCD码编码器，如图10.5所示。其中，输入信号I0~I9代表0~9共10个十进制信号，输出信号Y0~Y3为相应的二进制代码。

由图10.5可以写出各位输出的逻辑函数式为

根据逻辑函数式列出其功能表如表10.4所示。

从该编码器的逻辑电路图图10.5中可见，I0的编码是隐含的，当I1~I9均为0时，电路的输出就是I0的编码。图10.58421BCD编码器

2.优先编码器

与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。常用的优先编码器有10－4线(如74LS147)、8－3线(74LS148)等。

74LS148是8－3线优先编码器，其逻辑符号如图10.6所示，逻辑功能表如表10.5所示。图10.674LS148逻辑符号

10.2.2译码器

译码是编码的逆过程。译码器将输入的二进制代码转换成与代码对应的信号。

若译码器输入的是n位二进制代码，则其输出端子数N≤2n。N=2n称为完全译码，N<2n称为部分译码。

1.3－8译码器

在10.1.1中提到的74LS138，就是用三位二进制码输入，具有八个输出端子的完全译码器。它的三个输入端的每一种二进制码组合，代表某系统的八种状态之一。

图10.7是某系统存储器寻址电路，用74LS138产生内存芯片片选信号。图10.7存储器寻址电路实例

2.8421BCD码译码器

这种译码器的输入端子有四个，分别输入四位8421BCD二进制代码的各位，输出端子有10个。每当输入一组8421BCD码时，输出端的10个端子中对应于该二进制数所表示的十进制数的端子就输出高/低电平，而其他端子保持原来的低/高电平。

74LS42是8421BCD码译码器，其逻辑符号如图10.8所示。图10.874LS42逻辑符号

3.显示译码器

如果BCD译码器的输出能驱动显示器件发光，将译码器中的十进制数显示出来，这种译码器就是显示译码器。显示译码器有很多种，下面以控制发光二极管显示的译码电路为例，讨论显示译码器的工作过程。

图10.9所示为由发光二极管组成的七段显示器外形图及其接法。图10.9发光二极管组成的七段显示器及其接法

74LS48是控制七段显示器显示的集成译码电路之一，其引线排列图如图10.10所示。图10.1074LS48引线排列图

10.2.3数据选择器和数据分配器

1.数据选择器

根据地址码从多路数据中选择一路输出的器件，叫数据选择器。利用数据选择器，可将并行输入的数据转换成串行数据输出。图10.11所示为集成八选一数据选择器74LS251的逻辑符号。图10.1174LS251逻辑符号

分时传送四位十进制数并显示的电路如图10.12所示。图10.12用数据选择器实现分时数字显示图10.13四选一数据选择器逻辑符号

2.数据分配器

数据分配器有一个输入端，多个输出端。由地址码对输出端进行选通，将一路输入数据分配到多路接收设备中的某一路。图10.14所示为8路数据分配器逻辑符号。当地址码

A2A1A0=011时，Y3=D，其余以此类推。

分配器也能多级连接，实现多路多级分配。图10.15中五个四选一分配器构成16路分配器。五个分配器用同样的地址码A1、A0，请读者自行分析电路工作过程。图10.148路数据分配器逻辑符号图10.15分配器的输出扩展

10.2.4数据比较器

数据比较器是对两个位数相同的二进制数进行比较以判定其大小的逻辑电路。图10.16为集成比较器74LS85的逻辑符号，表10.6是其功能表。图10.1674LS85逻辑符号

表10.6