电子技术基础（第五版）课件 第9章 集成逻辑门电路

课题九集成逻辑门电路9.1TTL与非门9.2CMOS集成逻辑门9.3集成逻辑门电路的使用课题小结

9.1TTL与非门

这种集成逻辑门的输入级和输出级都是由晶体管构成的，并实现与非功能，所以称为晶体管晶体管逻辑与非门，简称TTL与非门。

9.1.1典型TTL与非门电路

1.电路组成

图9.1是典型TTL与非门电路，它由三部分组成：输入级由多发射极三极管V1和电阻R1

组成，完成与逻辑功能；中间级由V2、R2、R3

组成，其作用是将输入级送来的信号分成两个相位相反的信号来驱动V3和V5

管；输出级由V3、V4、V5、R4和R5

组成，其中V5为反相管，V3、V4组成的复合管是V5的有源负载，完成逻辑上的“非”。图9.1典型TTL与非门

2.工作原理

1)当输入端有低电平时(UiL=0.3V)

2)当输入端全为高电平时(UiH=3.6V)

当电路输入有低电平时，输出为高电平；而输入全为高电平时，输出为低电平。电路的输出和输入之间符合与非逻辑，即

9.1.2TTL与非门的特性与主要参数

1.电压传输特性

电压传输特性是指与非门输出电压uo随输入电压ui变化的关系曲线。图9.2(a)、(b)分别为电压传输特性的测试电路和电压传输特性曲线。图9.2TTL与非门的电压传输特性

图9.2(b)所示电压传输特性曲线可分成下列四段：

①ab段(截止区)0≤ui<0.6V，uo=3.6V。

②bc段(线性区)0.6V≤ui<1.3V，uo

线性下降。

③

cd段(转折区)1.3V≤ui<1.5V，uo

急剧下降。

④de段(饱和区)ui≥1.5V，uo=0.3V。

从电压传输特性可得以下主要参数：

(1)输出高电平UoH和输出低电平UoL。UoH是指输入端有一个或一个以上为低电平时的输出高电平值；UoL是指输入端全部接高电平时的输出低电平值。UoH的典型值为3.6V，

UoL的典型值为0.3V。但是，实际门电路的UoH和UoL并不是恒定值，考虑到元件参数的差异及实际使用时的情况，手册中规定高、低电平的额定值为：UoH

=3V，UoL=0.35V。有的手册中还对标准高电平(输出高电平的下限值)USH及标准低电平(输出低电平的上限值)USL做出规定：

USH≥2.7V，USL=0.5V。

(2)阈值电压UTH。UTH是电压传输特性的转折区中点所对应的ui值，是V5管截止与导通的分界线，也是输出高、低电平的分界线。它的含义是：当ui<UTH

时，与非门关门(V5管截止)，输出为高电平；当ui>UTH

时，与非门开门(V5管导通)，输出为低电平。实际上，阈值电压有一定范围，通常取UTH=1.4V。

(3)关门电平Uoff和开门电平Uon。在保证输出电压为标准高电平USH(即额定高电平的90%)的条件下，所允许的最大输入低电平称为关门电平Uoff。在保证输出电压为标准低

电平USL(额定低电平)的条件下，所允许的最小输入高电平称为开门电平Uon。Uoff和Uon是与非门电路的重要参数，表明正常工作情况下输入信号电平变化的极限值，同时也反映了电路的抗干扰能力。一般：0.8V≤Uoff≤1.4V，1.4V≤Uon≤1.8V。

(4)噪声容限。低电平噪声容限是指与非门截止，保证输出高电平不低于高电平下限值时，在输入低电平基础上所允许叠加的最大正向干扰电压，用UNL表示。由图9.2可知，

UNL=Uoff-UiL。高电平噪声容限是指与非门导通，保证输出低电平不高于低电平上限值时，在输入高电平基础上所允许叠加的最大负向干扰电压，用UNH表示。由图9.2可知，UNH

=UiH-Uon。显然，为了提高器件的抗干扰能力，要求UNL与UNH

尽可能地接近。

2.输入特性

1)输入伏安特性

输入伏安特性是指与非门输入电流随输入电压变化的关系曲线。图9.3(a)为测试电路，图9.3(b)为TTL与非门的输入伏安特性曲线。一般规定输入电流以流入输入端为正。图9.3TTL与非门的输入伏安特性

由图9.3可以得到以下几个主要参数：

(1)输入短路电流IiS指当输入端有一个接地时，流经这个输入端的电流，如图9.4所示。由图9.4示。由图9.4得

当Ui=0时，有图9.4IiS的定义

(2)输入漏电流IiH指当任何一个输入端接高电平时，流经这个输入端的电流，如图9.5所示。由于此电流是流入与非门的，因而是正值。当与非门的前级驱动门输出为高电平时，IiH

就是前级门的流出(拉)电流，因此，它也是一个和电路负载能力有关的参数。显然，IiH越大，前级门输出级的负载就越重。一般情况下，IiH

<40μA。

IiS和IiH都是TTL与非门的重要参数，是估算前级门带负载能力的依据之一。图9.5IiH的定义

2)输入端负载特性

输入端负载特性是指输入端接上电阻Ri

时，输入电压ui随Ri的变化关系。图9.6(a)为测试电路，图9.6(b)为TTL与非门的输入负载特性曲线。图9.6TTL与非门的输入端负载特性

当TTL与非门的一个输入端外接电阻Ri时(其余输入端悬空)，在一定范围内，输入电压ui随着Ri的增大而升高。在V5管导通前，输入电压为

(1)关门电阻Roff。使TTL与非门输出为标准高电平USH

时，所对应的输入端电阻Ri的最大值称为关门电阻，用Roff表示。

(2)开门电阻Ron。使TTL与非门输出为标准低电平时，输入端外接电阻的最小值称为开门电阻，用Ron表示。

这两个参数是与非门电路中的重要参数。当Ri<Roff时，TTL与非门截止，输出高电平；当Ri>Ron时，TTL与非门导通，输出低电平。在TTL与非门典型电路中，一般选Roff=0.9kΩ，

Ron≥2.5kΩ。

3.输出特性

TTL与非门的输出特性是指它的输出电压与输出电流(负载电流)的关系。

在实际应用中，TTL与非门的输出端总是要与其他门电路连接，也就是要带负载。TTL与非门带的负载分为灌电流负载和拉电流负载两种。

1)输入为高电平时的输出特性(灌电流负载特性)

当输入全为高电平时，TTL与非门导通，输出为低电平。此时，V5管饱和，负载电流为灌电流，如图9.7(a)所示。负载RL越小，灌入V5管的电流IoL越大，V5管饱和程度变弱，输出低电平值增大，如图9.7(b)所示。为了保证TTL与非门的输出为低电平，对IoL要有一个限制。一般将输出低电平UoL=0.35V时的灌电流定义为最大灌电流Io(Lmax)。图9.7输入高电平时的输出特性

2)输入为低电平时的输出特性(拉电流负载特性)

当输入端有一个为低电平时，TTL与非门截止，输出为高电平。此时V5管截止，负载为拉电流，如图9.8(a)所示。V3、V4管工作于射极跟随器状态，其输出电阻很小。负载RL越小，从TTL与非门拉出的电流IoH越大，门电路的输出高电平UoH将下降，如图9.8(b)所示。为了保证TTL与非门的输出为高电平，IoH

不能太大，一般将输出高电平UoH=2.7V时的拉电流定义为最大拉电流IoH(max)。图9.8输入低电平时的输出特性

4.其他参数

1)平均传输延迟时间tpd

平均传输延迟时间tpd是指TTL与非门电路导通传输延迟时间tp1和截止延迟时间tp2的平均值，即tpd=(tp1+tp2)/2，如图9.9所示。tpd是衡量门电路开关速度的一个重要参数。一般，tpd=10~40ns。图9.9tpd的定义

2)空载功耗

空载功耗是指TTL与非门输出端不接负载时所消耗的功率，又分为导通功耗和截止功耗。

导通功耗Pon是与非门输出为低电平时消耗的功率；截止功耗Poff是与非门输出为高电平时消耗的功率。导通功耗大于截止功耗。门电路的功耗指标通常是空载导通功耗。TTL门的功耗范围为12~22mW。

9.1.3其他逻辑功能的TTL门电路

1.集电极开路与非门(OC门)

在实际使用中，有时需要将多个与非门的输出端直接并联来实现“与”的功能，如图9.10所示。图9.10与非门输出端直接并联

并不是所有形式的与非门都能接成“线与”电路。具有推拉式输出的与非门，其输出端就不允许进行线与连接。因此，无论输出是高电平还是低电平，输出电阻都比较低，如果将两个输出端直接相连，当一个门的输出为高电平，另一个门输出为低电平时，就会形成一条从+UCC到地的低阻通路，必将产生一个很大的电流从截止门的V4管灌入到导通门的V5

管，如图9.11所示。这个电流不仅会使导通门的输出低电平抬高，甚至会损坏两个门的输出管，这是不允许的。为了克服一般TTL门不能直接相连的缺点，人们又研制出了集电极开路与非门。图9.11两个TTL与非门输出端相连

集电极开路与非门简称OC门，电路如图9.12(a)所示，其逻辑符号如图9.12(b)所示。OC门是用外接电阻RL来代替V3、V4复合管组成的有源负载，它在工作时需外接负载电阻RL和电源。只要RL选择恰当，既能保证输出的高、低电平符合要求，又能使输出三极管的负载电流不至于过大。图9.12集电极开路与非门

RL的取值原则是：应保证输出高电平UoH≥2.7V，输出低电平UoL≤0.35V。

综上所述，可以得出以下两种OC门电路：

①OC门在单个使用时，在输出端与电源UCC之间必须外接一个负载电阻RL，如图9.13所示；

②当n个OC门的输出端并联时，能实现“线与”功能，如图9.14所示。图9.13OC门单个使用时的接法图9.14n个OC门输出端并联接法

图9.15三态门

图9.16控制端高电平有效的

三态门主要应用在数字系统的总线结构中，实现用一条总线有秩序地传送几组不同数据或信号，如图9.17所示。图9.17用三态门接成总线结构

三态门还可实现数据的双向传输，如图9.18所示。图9.18用三态门实现数据的双向传输

9.1.4TTL集成逻辑门电路产品系列

74系列TTL与非门的延迟时间及功耗如表9.2所示。

由表9.2可知：

(1)H型和S型相比较，功耗相近，但S型速度较高，较优于H型。

(2)L型和LS型相比较，功耗相近，而LS型速度较高，在低功耗高速场合更多地使用LS型。

(3)标准型和LS型相比较，速度相近，但LS型功耗较小，较优于标准型产品。

9.2CMOS集成逻辑门

9.2.1CMOS反相器CMOS反相器电路如图9.19(a)所示。它是由NMOS管VN和PMOS管VP组合而成的。VN和VP的栅极相连，作为反相器的输入端；漏极相连，作为反相器的输出端。VP是负载管，其源极接电源UDD的正极，VN为放大管(驱动管)，其源极接地。为了使电路正常工作，要求电源电压大于两管开启电压的绝对值之和，即UDD>|UTP|+UTN。图9.19CMOS反相器及其等效电路

1.工作原理

设+UDD=+10V，VN、VP的开启电压UTN=|UTP|，其工作原理如下：

(1)当输入电压为低电平时，即UGSN=0，VN截止，等效电阻极大，相当于

S1

断开，而UGSP=-UDD<UTP，所以VP导通，导通等效电阻极小，相当于S2

接通，如图9.19(b)所示，输出电压为高电平，即uo≈+UDD。

(2)当输入电压为高电平时，工作情况正好相反，VN

导通，VP截止，相当于S1

接通，S2

断开，如图9.19(c)所示，输出电压为低电平，即uo≈0V。

综上所述，可以得出以下结论：

①输出电压uo与输入电压ui是反相关系。

②反相器不论输入是高电平还是低电平，VN

管和VP管中总有一个处于截止状态，静态电流近似为零，所以静态功耗很小。

③VN管和VP管跨导gm都较大，即导通等效电阻都很小，能为负载电容提供一个低阻抗的充电回路，因而开关速度较高。

2.CMOS反相器的电压传输特性

典型的CMOS反相器的电压传输特性曲线如图9.20所示。由图9.20可知，电压传输特性的过渡区比较陡峭，说明CMOS反相器虽有动态功耗，但其平均功耗仍远低于其他任何一种逻辑电路。这是CMOS电路的突出特点。另外，VN

和VP的特性接近相同，使电路有互补对称性，即VN和VP互为负载管，显然，阈值电压VTH接近UDD/2，所以CMOS反相器的电压传输特性曲线比较接近理想开关特性。图9.20CMOS反相器电压传输特性

3.CMOS反相器的主要特点

CMOS反相器具有以下特点：

(1)静态功耗小。

(2)工作速度高。

(3)抗干扰能力强。由于UTH=UDD/2，UoL

≈0，UoH

≈+UDD，则它的噪声容限为UNL=UNH=UDD/2，因而抗干扰能力强。

(4)扇出系数大。因为VN、VP管的导通等效电阻都比较小，所以拉电流和灌电流负载能力都很强，可以驱动比较多的同类型CMOS门电路。

(5)只用一组电源，且允许电源电压在3~18V范围内变化，所以CMOS的电源电压波动范围大。

(6)制造工艺复杂，成本高，且门电路的集成度较小。

9.2.2CMOS门电路

1.CMOS与非门

图9.21所示是一个两输入端的CMOS与非门电路，它是由两个CMOS反相器构成的。A、B为输入端，Y为输出端。其工作原理如下：

(1)当输入端A或B中有一个为低电平时，两个串联的NMOS管VN1、VN2中至少有一个截止，而并联的PMOS管VP1、VP2中至少有一个是导通的，所以，输出端Y是高电平。

(2)当输入端A和B都为高电平时，VN1、VN2导通，VP1、VP2截止，输出端Y为低电平。

该电路符合与非门的逻辑关系：图9.21CMOS与非门电路

2.CMOS或非门

图9.22所示是一个两输入端的CMOS或非门电路。A、B为输入端，Y为输出端。其工作原理如下：

(1)当输入端A和B都为低电平时，并联的VN1、VN2均截止，串联的VP1、VP2导通，其输出端Y是高电平。

(2)当输入端A或B中有一个为高电平时，VN1、VN2中至少有一个导通，而VP1、VP2中至少有一个截止，所以，输出端Y是低电平。

该电路符合或非门的逻辑关系：图9.22CMOS或非门电路

图9.23CMOS三态门

4.CMOS传输门和模拟开关

1)CMOS传输门

将P沟道增强型MOS管VP和N沟道增强型MOS管VN并联起来，并在两管的栅极加互补的控制信号就构成了CMOS传输门，简称TG。其电路及逻辑符号如图9.24所示。它是一种传输信号的可控开关电路。图9.24CMOS传输门

CMOS传输门的工作原理如下：

设电源电压UDD=10V，控制信号的高、低电平分别为+10V和0V，两管的开启电压的绝对值均为3V，输入信号ui的变化范围为0~+UDD。

2)模拟开关

将CMOS传输门和一个反相器结合，则可组成一个模拟开关，如图9.25所示。图9.25模拟开关

9.2.3CMOS集成逻辑门电路产品系列

1.CC4000系列

第