大学计算机组成原理-第4章、存储系统

1第四章、存储系统

Outline存储器概述主存储器高速缓冲存储器外存储器虚拟存储器存储保护24.1

存储器概述存储器分类存储器分级结构存储器的性能指标3存储器分类按存储介质分按存取方式分按存储器的读写功能分按信息的可保存性分按在计算机系统中的作用分4按存储介质分半导体存储器双极型存储器MOS存储器速度快、功耗低磁存储器磁芯、磁带、磁盘容量大，速度慢、体积大激光存储器CD-ROMCD-RWCD-RDVD-ROMDVD-RWDVD-R便于携带，廉价，易于保存5按存取方式分随机存储器存储器中的任意存储单元都能随机存取且存取时间与物理位置无关磁芯、半导体存储器顺序存储器存储器存取时间与物理位置有关磁盘、磁带、激光存储器6按读/写功能分只读存储器(ROM)存储器内容是预置的，固定的，无法改写读/写存储器既能读出也能写入的存储器随机存储器RAM7按信息的可保存性分易失性存储器VolatileMemories断电后信息消失SRAMDRAM非易失性存储器Non-VolatileMemories断电后仍能保存信息磁存储器、激光存储器、NVRAM8按在计算机系统中的作用分主存储器辅助存储器高速缓冲存储器Cache控制存储器9存储系统分层结构磁带、光盘磁盘Cache(SRAM)主存(DRAM)CPU寄存器存储速度单位成本存储容量外存/辅存内存10Outline存储器概述主存储器高速缓冲存储器外存储器虚拟存储器存储保护114.2

主存储器基本概念随机存储器只读存储器主存储器与CPU的连接几种新型存储器高速主存储器12主存储器特征由半导体MOS存储器组成存储单元：字存储单元，字节存储单元按地址进行访问字地址，字节地址属于随机访问存储器主存空间包含读/写存储空间和只读存储空间132

主存储器基本概念随机存储器只读存储器主存储器与CPU的连接几种新型存储器高速主存储器14随机存取存储器（RandomAccessMemory）静态MOS存储器SRAM动态MOS存储器DRAMMOS:MetalOxideSemiconductor15三极管的特性icibRbicBECUccib0icmax16三极管的特性截止状态：UB

、ib、ic为0，Uc高放大状态：ib、ic为线性放大关系饱和状态：UB

、ib、ic为高，Uc接近0ibRbicBECUcc17六管SRAM存储器(SRAMCell)Vss(0V)T4T3T1T2T7T8T5T6VDD(5V)I/OO/IY地址译码线X地址译码线T1T2

工作管T3T4负载管T5T6X向门控管T7T8Y向门控管18六管SRAM存储器两种状态T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)Y地址译码线I/O截止状态导通装态低电位高电位ABX地址译码线I/OT4T3Vss(0V)T1T2T5T7T8T6VDD(5V)Y地址译码线I/OABX地址译码线I/O19六管SRAM存储器读操作T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)YX地址译码线I/O截止状态导通装态低电位高电位ABDDI/O20六管SRAM存储器写操作T4T3Vss(0V)T1T2T5T7T8T6VDD(5V)I/O截止状态导通装态低电位高电位ABDX地址译码线Y地址译码线DI/O21位存储体封装位存储体X地址译码线DDY地址译码线XX为行选择线D为数据输出口位存储体的行选择线选中方能读出或者写入数据22X0Y0D位存储体DXX1X2X3Y1存储矩阵D位存储体DXD位存储体DXD位存储体DXD位存储体DXD位存储体DXD位存储体DXD位存储体DX2364x64存储矩阵I/O电路存储矩阵64×64＝4096…………X0X1X630,01,063,0…Y00,11,163,1…Y10,631,6363,63…Y63244k*4位存储体X0

X63

X1

64*64Y0

Y63

…64*64Y0

Y63

…64*64Y0

Y63

…D0

D1

D2

D364*64Y0

Y63

…254k*4位存储体64*6464*6464*6464*64Y0

Y63…X0

X63

X1

26地址译码器Y0Y1Y2Y3Y4Y5Y6Y73:8译码器

OEA2A1A000000000001001000000100100000010001100001000A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0100000100001010010000101100100000011110000000A2A1A0Y7Y6Y6Y4Y3Y2Y1Y027各种译码器1-2译码器2-4译码器3-8译码器4-16译码器3-8译码Y7Y2Y1Y0…OE#28单译码方式Byte2………Byte2n-1Byte1Byte0N路译码电路N位地址输入N位地址，寻址2n个存储单元，2n根译码线29双译码方式N位地址，寻址2n个存储单元2*2n/2根译码线0n0102031012131nn0n1n2nnY地址译码X地址译码30…X0X1存储单元阵列存储单元阵列存储单元阵列X向驱动器I/O电路n位X向地址DBUS…静态存储器芯片结构控制电路RDWRCSX向地址译码器…Y0Y1m位Y向地址Y向地址译码器Y向驱动器31驱动器与I/O电路驱动器一条选择线带很多存储位时负载过大在地址译码器输出端增加驱动电路保证每一个存储位都能正常工作。I/O电路存储体与数据总线之间的电路读出时具有放大信号的作用322114引脚图(1Kx4)A6A5A4A3A0A1A2CSGND123456789181716151413121110VCCA7A8A9I/O1I/O2I/O3I/O4WE2114A6地址线数据线读写控制线片选线电源线地线33行选择输入数据控制……VCCGNDA3A4A5A6A7A8I/O1I/O2I/O3I/O4A0A1A2A9CSWE&&64×64存储矩阵列I/O电路列选择34单管DRAM存储器及读过程Vss(0V)T1DX地址译码线C电容用于存储电荷，有电荷代表1，否则代表0I/OY地址译码线T235单管DRAM存储器写过程Vss(0V)T1DX地址译码线C电容用于存储电荷，有电荷代表1，否则代表0I/OY地址译码线T236DRAM刷新相关概念DRAM靠电容电荷存储信息。电容电荷容易泄漏，需定期补充电荷以保持信息不变，补充电荷的过程称为刷新过程泄漏完毕之前如不能补充电荷，存储信息发生丢失，信息存储到信息泄漏完毕之间必须完成刷新过程，称为最大刷新周期，从上一次对存储器刷新结束到下一次对整个存储器刷新结束所需要的时间称为刷新周期，刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。37DRAM刷新放大器Vss(0V)T1DX地址译码线CI/OY地址译码线T2T4T3T1T2TSVDD(5V)PS预置脉冲PSX/Y/RD有效数据I/OABA’放大器38DRAM阵列VDD(5V)VDD(5V)X0X1XiY0YiI/O392116引脚图（16Kx1）地址线数据线读写控制线RASCAS电源线地线402116存储单元32x128存储单元128输出放大器32x128存储单元64条选择线译码器（X）32x128存储单元128输出放大器32x128存储单元64条选择线译码器（X）128条列选择线译码器（Y）41DRAM的刷新集中式分散式异步式42集中刷新方式RW刷新2刷新1RW128…RW…RW刷新间隔2ms读写/维持刷新过程/死区500ns500ns2ms内集中安排所有刷新周期。用在实时要求不高的场合。43分散刷新方式RW刷新2刷新1RW128…RW…RW刷新间隔2ms500ns500ns存储周期各刷新周期分散安排在存取周期中。用在低速系统中44异步刷新方式RW刷新1…RWRW15.5微秒500nsRW128…RW…各刷新周期分散安排在2ms内每隔一段时间刷新一行。每隔15.5微秒提一次刷新请求，刷新一行；2毫秒内刷新完所有行用在大多数计算机中。2ms128行≈15.5微秒15.5微秒500ns45刷新的几点说明不同材料、生产工艺的动态存储器刷新周期不同，常见的有2ms、4ms、8ms，刷新时间间隔不能超过刷新周期。存储体采用双译码的行、列结构，刷新是按照行进行的。刷新地址是由专门器件

刷新地址计数器给出。464.2

主存储器基本概念随机存储器只读存储器主存储器与CPU的连接几种新型存储器高速主存储器47只读存储器(ROM)掩模式只读存储器（MROM）一次编程只读存储器（PROM）多次编程只读存储器（EPROM,EEPROM）48只读存储器VCCXSDT149只读存储器阵列行地址译码器A3A2A1A0X0X1X2X3Y0Y1Y2Y3输出片选VCC431列地址译码器5250熔丝式ROM(PROM)XSDT151N基片源极--------漏极电极导体(a)单元结构浮置栅二氧化硅可擦写ROM——EPROM(b)电路结构52(a)MOS晶体管结构源极栅极--------漏极电极导体二氧化硅N基片(c)EPROM晶体管结构浮置栅--------N基片(b)MOS晶体管导通状态+5VVddVss--------------------+++N基片(d)EPROM晶体管导通状态+25V0V击穿电流-----------------------+++++N基片MOS管与EPROM的两种状态53EPROM高压写入紫外线光照擦除54编程器55紫外线擦除器56基片源极--------漏极电极导体二氧化硅控制栅极电可擦写ROM——EEPROM

Electrically

Erasable

Programmable

ROM57易失性半导体存储器VOLATILESRAMDRAMFPMDRAM(FastPageModeRAM)EDODRAM(EnhancedDataOutDRAM)SDRAM(SynchronousDRAM)PC66PC100PC133168pinDDRSDRAM(doubledataratesynch.DRAM)PC1600PC2100PC2700PC3200184/240pinDDR200DDR266DDR333DDR400RDRAM(RambusDRAM)58非易失性半导体存储器NON-VOLATILEROM(readonlymemory)PROM(ProgrammableROM)EPROM(ErasablePROM)EEPROM(ElectricallyErasablePROM)NVRAM(Non-volatileRAM)BRAM(Battery-backupRAM)FERAM(FerroelectricRAM)MRAM(Magnetoresistive

RAM)594.2

主存储器基本概念随机存储器只读存储器主存储器与CPU的连接几种新型存储器高速主存储器60新型存储器NVRAMFlashMemory61NVRAM非易失性存储器SRAM、微电池、电源检测、切换开关集成写数据时间短，适合存放实施采集的重要数据。62闪速存储器FlashMemory在不加电的情况下可长期保持存储的信息。本质上属于EEPROM，既有ROM的特点，又有很高的存取速度，而且易于擦除和重写，功耗很小。存放BIOS，升级方便634.2主存储器基本概念随机存储器只读存储器主存储器与CPU的连接几种新型存储器高速主存储器64主存储器与CPU的连接地址线的连接数据线的连接控制信号线的连接存储扩展65主存储器与CPU的连接D0,D1WEACS2K×2D0D1A10-0MREQ#R/W#CPUD1~D066存储器扩展字长扩展(数据总线扩展)各芯片并行工作字数扩展(地址总线扩展)同一时刻仅一芯片工作67字长(位)扩展（DBUS）

2Kx2->2Kx8A10-0D1D0D7D6A10-0MREQ#R/W#CPUD7~D0一个存储系统容量为N位，若使用k位的芯片，k<N，共需要(N/k)个芯片WEACS2K×2DWEACS2K×2DWEACS2K×2DWEACS2K×2DD5D4D3D268字数(字)扩展(ABUS)

8Kx8->32Kx8A14-13A12-02-4译码ramsel4ramsel2ramsel1ramsel0OE#D7~D0D7~D0D7~D0D7~D0一个存储系统容量为M，若使用容量l的芯片，l<M，共需要（M/l）个芯片WEACS8K×8DWEACS8K×8DWEACS8K×8DWEACS8K×8DA12-0MREQ#R/W#CPUD7~D069综合扩展

8Kx8->32Kx32112-4译码100100A14-13A12-0A12-0OE#MREQ#R/W#CPUD31~D0D31~D0D31~D0D31~D0D31~D0WEACS8Kx84片DWEACS8Kx84片DWEACS8Kx84片DWEACS8Kx84片D一个存储系统容量为M*N位，若使用l*k位的芯片，l<M,k<N，共需要（M/l）*(N/k)个芯片70芯片表示的主存空间8位12342048个存储单元D7D6…D1D08位8K8K8K8K1234D7D6…D1D0地址012…32767AddressAddress71各芯片地址范围8位8K8K8K8K1234D7D6…D1D0A14A13A12A00000...00011...10100...00111...11000...01011...11100...01111...172例1

设有32片256K×1位的SRAM芯片

(1)采用位扩展方法可构成多大容量的存储器？

(2)该存储器需要多少字节地址位？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ#和R/W#。解：256K*1位SRAM芯片包含18根地址线

(1)32片256K×1位的SRAM芯片可构成256K×32位的存储器。

(2)如采用32位字编址方式，则需要18条地址线，因为218=256KWord。如果采用的字节编址方式，则需要20条地址线，因为220=1024Kbyte。73A17-0D31D2D1D0WEACS256K×1DWEACS256K×1DWEACS256K×1DWEACS256K×1DA17-0MREQ#R/W#CPUD31~D074例2设有若干片256K×8位的SRAM芯片，问：

(1)采用字扩展方法构成2048KB存储器需多少片SRAM芯片？

(2)该存储器需要多少字节地址位？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号

有地址信号、数据信号、控制信号MREQ#和R/W#。

解：256K*8位SRAM芯片包含18根地址线

(1)该存储器需要2048K/256K=8片SRAM芯片；

(2)需要21条地址线，因为221=2048K，其中高3

位经过译码器输出后用于芯片选择,低18位作为每个存储器芯片的地址输入。

(3)该存储器与CPU连接的结构图如下。75A20-18A17-0111译码器010001000…OE#D7~D0WEACS256K×8DWEACS256K×8DWEACS256K×8DWEACS256K×8DA20-0MREQ#R/W#CPUD7~D0D7~D0D7~D0D7~D076例3设有若干片256K×8位的SRAM芯片，问：

(1)如何构成2048K×32位的存储器？

(2)需要多少片RAM芯片？

(3)该存储器需要多少字节地址位？

(4)画出该存储器与CPU连接的结构图，设CPU的接口信号

有地址信号、数据信号、控制信号MREQ#和R/W#。解：256K*8位SRAM芯片包含18根地址线

(1)采用字位扩展的方法。

(2)需要(2048/256)x(32/8）=32片SRAM芯片。

(3)2048Kx32bit=221x4byte=223byte

故需要23根地址线77首先进行位扩展，构成32bit需要4片256K*8bit芯片，4片构成一组。按照新构成的存储组进行字扩展，需要2048/256=8组字扩展中的各个部件串行工作，需要片选，利用3-8译码器进行片选即可。78A20-18A17-0ramsel7译码器ramsel2ramsel1ramsel0OE#D31~D0D31~D0D31~D0D31~D0WEACS256Kx84片DWEACS256Kx84片DWEACS256Kx84片DWEACS256Kx84片DA20-0MREQ#R/W#CPUD31~D079例4某计算机的主存地址空间中，从地址0x0000到3FFF为ROM存储区域，从0x4000到0x5FFF为保留地址区域，暂时不用，从0x6000到0xFFFF为RAM地址区域。RAM的控制信号为CS#和WE#，CPU的地址线为A15~A0，数据线为8位的线路D7~D0，控制信号有读写控制R/W#和访存请求MREQ#，要求：(1)如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连接图。(2)如果ROM存储器芯片采用8K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图。(3)如果ROM存储器芯片采用16K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图80解：8KB的存储区域可以用8片存储器芯片构成一组实现。8K×1的存储器芯片的地址线需要13条，即A12~0。0x0000到0x3FFF为ROM存储区域，从0x4000到0x5FFF为保留地址区域，暂时不用，从0x6000到0xFFFF为RAM地址区域。CPU访问0~0xFFFF的地址空间需要地址线16根，为A15~A0，数据线为8位的线路D7~D081111111111111110000000000000000000x0000~0x3FFF16K*8ROM0x4000~0x5FFF8K*8RESERVED0x6000~0xFFFF40K*8RAM111111111111101000000000000000101111111111111111000000000000011082A15-13A12-0111译码器011001000OE#D7~D0D7~D0D7~D0D7~D0WEACS8Kx18片ROMDWEACS8Kx18片RAMDWEACS8Kx18片RAMDWEACS8Kx18片ROMDA15-0MREQ#R/W#CPUD7~D01、ROM和RAM采用8K×1的芯片83A11-0A11-0A15-13A12-0D7~D0D7~D0D7~D0D7~D0WE

ACS8Kx81片ROMDWEACS8Kx81片ROMDWEACS4Kx81片RAMDWEACS4Kx81片RAMDWEACS4Kx81片RAMDWEACS4Kx81片RAMDA15-0A12MREQ#CPUD7~D0R/W#2、RAM采用4K×8位的芯片&&111译码器011001000OE#&&84A11-0A11-0A15-13A12-0D7~D0D7~D0D7~D0WEACS4Kx81片RAMDWEACS4Kx81片RAMDWEACS4Kx81片RAMDWEACS4Kx81片RAMDA15-0A12MREQ#CPUD7~D0R/W#3、ROM采用16K×8位的芯片&&&&WEACS16Kx81片ROMDA13-0111译码器011001000OE#≥1854.2

主存储器基本概念随机存储器只读存储器主存储器与CPU的连接几种新型存储器高速主存储器86高速存储器CPU与存储器之间的速度无法匹配解决之道采用高速器件提高速度增加字长，在每个存储周期中存取多个字采用双端口存储器将主存划分为多个模块，多模块并行增加Cache871、增强型DRAM（EDRAM）它是在普通DRAM芯片中增加了一小容量的SRAMCache2．同步DRAM（SDRAM）。普通DRAMCPU访问的过程是先给出要访问单元的地址和控制信号（R/W），经过一段延迟时间（存取时间）向DRAM写入数据或从DRAM中读出数据。在这一段延迟时间内，CPU只能等待。SDRAM与CPU的数据交换时钟信号同步，且以处理器/主存总线的最高速度运行，不需要等待时间。3．DDRSDRAMDDR(DoubleDataRate)SDRAM。利用时钟周期的上沿和下沿分别进行两次数据传输，从而实现双倍数据传输速率高速器件884．RambusDRAM(RDRAM)Intel在1996年提出。是一种全新的内存规范。主要是为服务器和工作站领域的应用而研制的。它利用时钟信号的上沿和下沿传输数据，每时钟周期传输2bit数据。因此在时钟频率为400MHZ时，其数据传输率达到800Mbit/s。与传统的DRAM采用RAS,CAS,WE和CE控制绝然不同。89采用高速器件提高速度；增加字长，在每个存储周期中存取多个字。采用双端口存储器；将主存划分为多个模块，多模块并行增加Cache；90双端口存储器具有两组相互独立的读写控制线路的存储器两组读写控制线路可以并行操作当两个端口地址不相同，无冲突，可以并行存取端口地址相同，发生读写冲突，无法并行存取存储体(A0-10)L(D0-15)LBUSYLR/WL(A0-10)R(D0-15)RBUSYRR/WR91增加Cache；采用高速器件提高速度；增加字长，在每个存储周期中存取多个字。采用双端口存储器；将主存划分为多个模块，多模块并行92各芯片地址范围8位8K8K8K8K1234D7D6…D1D0A14A13A12A00000...00011...10100...00111...11000...01011...11100...01111...193多模块顺序存储器内存地址模块2bit067123458141591011121316222317181920212430312526272829字3bitM0M1M2M3数据总线

顺序方式扩充容量方便故障隔离模块串行工作带宽受限94多模块交叉存储器024284812162012529591317212263061014182232731711151923内存地址模块2bit字3bitM0M1M2M3数据总线交叉方式模块并行工作，CPU比存储器要快，能同时取出多条指令或者数据，可以大大提高机器的运行速度以及存储带宽95顺序编址与交叉编址内存地址模块2bit067123458141591011121316222317181920212430312526272829024284812162012529591317212263061014182232731711151923字3bitM0M1M2M3内存地址模块2bit字3bitM0M1M2M3数据总线数据总线

顺序方式交叉方式96交叉存储器结构97流水方式存取示意图M0TM1M2M3M0

T=m

m=T/

交叉存取度连续读取n个字的时间t1=T+(n-1)

t2=nTT:模块存取周期

：总线传输周期m:存储器交叉模块数时间字t1<t298Outline存储器概述主存储器高速缓冲存储器外存储器虚拟存储器存储保护994.3

高速缓冲存储器Cache基本原理相联存储器主存与Cache的地址映射替换策略与写操作策略Cache实际应用100程序局部性程序局部性的实质是程序在某段时间内仅需要访问内存很小一部分空间。101cache基本思想在处理器附近增加一个小容量快速存储器(cache)Cache中存放内存中经常被访问的数据当程序访问内存时，我们希望被访问数据存放在cache中如何使得经常访问的数据存放在Cache中,Cache调度算法102KeyProblems如何判断一个数据在cache中数据查找DataIdentification如需访问的数据在cache中，存放在什么地方地址映射AddressMappingCache满了以后如何处理替换策略PlacementPolicy如何保证cache与memory的一致性写入策略WritePolicy103Cache命中率Nc表示Cache完成存取访问的总次数Nm表示主存完成存取访问的总次数Cache命中率hh=Nc/(Nc+Nm)tc表示命中Cache时的访问时间tm表示命中主存时的访问时间ta平均访问时间

ta=htc+(1-h)tm104Cache命中率

ta=htc+(1-h)tm影响命中率的几个因素程序行为（局部性）

cache容量组织方式块大小有关1054.3

高速缓冲存储器Cache基本原理相联存储器主存与Cache的地址映射替换策略与写操作策略Cache实际应用106KeyProblems如何判断一个数据在cache中数据查找DataIdentification如需访问的数据在cache中，存放在什么地方地址映射AddressMappingCache满了以后如何处理替换策略PlacementPolicy如何保证cache与memory的一致性写入策略WritePolicy107相联存储器associativememory

按内容进行访问的存储器物理地址工号姓名出生年月工资数N001张三1976/74000N+1021李四1978/92000N+2023郝五1977/63000主存块号Cache地址001000010000210000101002300001001（Key,DATA）

将所存内容的一部分作为检索项（关键字）去检索存储器，并将存储器中与检索项符合的存储单元内容进行读出或写入，简单的说，可以用存储内容作为地址访问的存储器称为相联存储器108相联存储器——框图比较线路译码选择电路代码寄存器符合寄存器……………12m3检索寄存器屏蔽寄存器存储体109相联存储器的应用虚拟存储器中存放段表、页表高速缓冲存储器中用于存放块表cache的块地址,主存块地址对应表110cache基本组织方式cache由速度较快的SRAM构成cache与主存之间以数据块为单位交换数据cache分为若干数据块，块大小固定每个数据块包括若干字节相联存储器存放已调入cache的数据块地址故相联存储器的字数与cache块数相等cpu给出的地址如与相联存储器中某个单元相同，表示数据命中，否则缺失111cache结构原理图相联存储器快存地址总线Cache数据总线CPU主存命中未命中管理逻辑112cache系统读过程CPU给出内存地址利用该地址为关键字查找相联存储器如命中表明数据在cache中，访问cache读出数据否则表示数据缺失直接访问主存同时将数据调入cache更新相联存储器，记录当前数据块地址便于下次访问113cache系统写过程CPU给出内存地址利用该地址为关键字查找相联存储器如命中表明数据在cache中，将数据写入cache如未命中将数据写入cache，如cache已满，需要淘汰相关数据出cache最后根据不同写操作策略决定是否写入主存114KeyProblems如何判断一个数据在cache中数据查找DataIdentification如需访问的数据在cache中，存放在什么地方地址映射AddressMappingCache满了以后如何处理替换策略PlacementPolicy如何保证cache与memory的一致性写入策略WritePolicy115块地址与块内地址11位4位主存8位4位CacheA11A10块地址A14A13A3A2A1A0…块地址A5A4A3A2A1A0A5A4块内地址块内地址…相联存储器包含多少个存储单元？1164.3

高速缓冲存储器Cache基本原理相联存储器主存与Cache的地址映射替换策略与写操作策略Cache实际应用117主存与cache的地址映射第0块第0块第1块…第n-1块………第m-1块L0L1…Ln-1Cache主存………

如何进行地址映射???118主存与cache地址映射关系利用某种方法或者规则将主存块定位到cache，称为地址映射直接相联(directmapped)

全相联(fully-associated)

组相联(set-associated)119第0块Cache直接相联映射第0块第0区第m区第1块…第n-1块第n块第n+1块…第2n-1块第2n块……第3n-1块第mn块第mn+1块第mn+2块第(m+1)n-1块Tag0Tag1…Tagn-1Cache主存……第1区第2区主存分割成若干个与cache大小相同的区Cache块号i,共n块，主存块号ji=jmodn1208位4位A11A10A3A2A1A0A5A4区地址块地址块内地址A14A14A123位第0块第0块第0区第m区第1块…第n-1块第n块第n+1块…第2n-1块第2n块……第3n-1块第mn块第mn+1块第mn+2块第(m+1)n-1块Tag0Tag1…Tagn-1Cache主存………第1区第2区121第0块Cache直接相联映射第0块第0区第m区第1块…第n-1块第n块第n+1块…第2n-1块第2n块……第3n-1块第mn块第mn+1块第mn+2块第(m+1)n-1块Tag0Tag1…Tagn-1Cache主存………第1区第2区主存分割成若干个与cache大小相同的区块号区号字地址比较器&&命中未命中122应用场合块映射速度快，一对一映射，无须查表cache容易冲突，cache利用率低命中率低相应的淘汰算法简单123Cache全相联映射第0块第0块第1块…第n-1块………L0L1…Ln-1Cache主存………主存中任何一块均可定位于Cache中的任意一块,可提高命中率，但是硬件开销增加124Cache全相联映射第0块第0块第1块…第n-1块………L0L1…Ln-1块表主存………块号字地址&&命中未命中Cache比较器125cache全相联映射地址变换…相联存储器主存块号Cache块号块号比较快存主存主存地址未命中块表命中Cache地址主存块号CPU块内地址块内地址126应用场合可灵活的进行块的映射，一对多映射cache全部装满后才会出现块冲突块冲突的概率低，cache利用率高命中率高相应的淘汰算法复杂127第0块Cache组相联映射第0组第0块第1块…第n块第n+1块2n第2n+1块……第(m+1)n-1块L0L1…Cache主存……第1组组0组1第0区第2组第3组第1区第m区Cache分u组，每组n块主存块组号j，块号k，j=k/n

主存对应cache组号q,主存分割成若干个与cache大小相同的区,Cache再分割成若干组q=jmodu128组地址直接映射（快速定位相联存储器）块地址全相联映射（提高cache命中率）129Cache组相联映射地址变换130应用场合容量小的cache可采用全相联映射方式或者组相联映射方式PentiumCPUL1L2cache容量大的可采用直接映射方式。这种方式查找速度快，但命中率相对前者低，但cache容量大可提高命中率块设备缓存131Cache直接相联映射载入过程222622261641618载入载入命中命中载入载入命中替换t22222626222622262216262226221622160123456741618132Cache全相联映射载入过程222622261641618载入载入命中命中载入载入命中载入t222226222622262226222616222616416261641601234567418133Cache组相联映射载入过程222622261641618载入载入命中命中载入载入命中载入t2222262622262226222616222616224261622416012345674181344.3

高速缓冲存储器Cache基本原理相联存储器主存与Cache的地址映射替换策略与写操作策略Cache实际应用135替换策略与写操作策略替换策略：先进先出法最近最不经常使用方法LFU近期最少使用法LRU随机替换法136Cache先进先出替换策略(FIFO)2211221971643载入载入命中载入载入替换替换替换t01232222112211192211197164197716161171911222222111943137Cache最不经常使用算法(LFU)22112219111643载入载入命中载入命中载入替换替换t01232202211221111922111119222111416111162221111619112222122111194322命中221111619222138Cache近期最久未使用算法(LRU)2211221971643载入载入命中载入载入替换替换替换t01232202211102221131912231119271411621973701602216172193111222202211121904030139第0块Cache全相联映射写命中第0块第1块23456789…126395Cache主存……126块=126字地址=1比较器命中输入输出寄存器输入输出寄存器全写法(writethrough)写回法(writeback)126140全写法写回法写一次法141第0块Cache全相联映射写失效第0块第1块23456789…1395Cache主存……126块=126字地址=1比较器未命中输入输出寄存器126WTWAWTNWA142Cache对存储系统性能的影响对读操作的影响利用时间局部性，将刚刚访问的数据调度到cache中，提高命中率，利用空间局部性，采取预读的方式，将相邻的数据调度到cache中，提高命中率对写操作的影响采取写回的方式提高写速度143cache的命中率与cache容量的关系1444.3

高速缓冲存储器Cache基本原理相联存储器主存与Cache的地址映射替换策略与写操作策略Cache实际应用145cache实际应用块设备缓存硬盘缓存webcache1464.4外存储器磁表面存储器原理硬盘存储器磁带存储器光盘存储器147磁表面存储器原理磁记录读/写原理记录方式148磁记录原理将磁性材料薄薄的涂在金属或者塑料表面作载磁体来存储信息的方式称为磁表面存储大多数外存储器均采用磁记录原理磁鼓、软磁盘、硬磁盘、磁带

149磁记录特点存储容量大，位价格低记录介质可重复使用记录信息可长期保存非破坏性读出采用机械装置，机械结构复杂存取速度慢对工作环境要求高150磁性材料物理特性B磁感应强度H外加磁场强度I电流磁性材料被磁化后，工作点总在磁滞回线上。剩磁状态+Br,－Br。矩形磁滞回线Br较大容易读出，矫顽力Hc较小容易磁化，易于写入信息151磁记录读写原理

磁头：软磁材料做铁芯，其上绕有读写线圈的电磁铁利用磁性材料剩磁的两种磁化方向

(S-N或N-S)表示二进制数据“0”和“1”。152磁表面存储器存储原理电磁变换，利用磁头写线圈中的脉冲电流，将数值转换成磁层存储单元中的不同剩磁状态。利用磁电变化，通过磁头读出线圈，将存储单元的剩磁状态转换为电信号输出。153记录方式形成不同写入电流的方式称为记录方式不归零制（NRZ0）见“1”就翻不归零制（NRZ1）调相制（PM）调频制（FM）改进调频制（MFM）154不归零制NRZ(NotReturnZero)数据序列10001110NRZ0NRZ1155数据序列10001110PMFMMFM调相制、调频据序列NRZ0NRZ1PMFMMFM磁记录方式编码效率：每次磁化方向变化所存取的数据的多少（位密度/最大磁化翻转密度）自同步能力：从读出数据中自动提取同步信号的能力（R=最大磁化翻转间隔/最小磁化翻转间隔）157硬盘存储器硬盘基本组成硬盘数据信息分布硬盘读写过程158硬盘基本组成盘片组主轴驱动机构磁头磁头驱动定位机构读写电路接口及控制电路159硬盘存储器基本组成160Disk基本结构若干盘片，每个盘片2面磁道（Track）扇区（Sector）spindlesurfacetrackstrackksectorsgaps161Disk运动恒速旋转spindle162多盘片结构armspindle163磁盘信息编址和记录格式盘面号，以区分要访问的是哪个记录面。软盘只有两个记录面，若是磁盘组，则有若干个记录面。所有记录面上半径相等的磁道的集合称为圆柱面Cylinder。一个磁盘组的圆柱面数等于其中一个记录面上的磁道数。一台主机如果配有几台磁盘驱动器，则还要给它们编号，以区分是哪台磁盘机工作。因此磁盘地址格式为：

驱动器号盘面号柱面号扇区号164多盘片结构surface0surface1surface2surface3surface4surface5cylinderkspindleplatter0platter1platter2165InventionofHDD:19565Mbytes,24disks,2kbits/in250YearsLater10Gbytesontwo1-inchdisks300Gbits/inch2

AreaDensityincreasedby150,000,000166167硬盘存储器技术指标存储容量(1GB=106byte)存储密度平均存取时间168存储密度

磁盘单位面积上所能存储的二进制信息量道密度是沿磁盘半径方向单位长度上的磁道数，单位为道／英寸(TPI)

位密度是磁道单位长度上记录的二进制代码的位数，单位是位／英寸(BPI)面密度：道密度×位密度

169数据传输率byte/s。数据传输速率:单位时间从磁盘读/写信息的数量

设某磁盘的位密度为Mb／英寸，转速（线速度）为V英寸/s，则该盘的数据传输速率为MVb／s。若转速为m转/s,每条磁道的容量为n字节，则数据传输率为mn字节/s。读写磁头定位之后，可以根据磁盘的转速与存储密度来决定信息的传输速率。170平均存取时间存取时间:从发出磁盘读写命令起，磁头从当前位置移动到指定的记录位置，并开始读写操作所需时间。寻道时间ts:

将磁头定位到指定磁道上所需的时间等待时间tr（旋转延时）:找到指定道后至指定的记录旋转至磁头下的时间，ts和tr都是随机变化的，所以往往用平均值表示。Tavg

rotation=1/2xr/RPMsx60sec/1min平均存取时间

Taccess=Tavg

seek+Tavg

rotation1711．某磁盘组共有8个记录面。盘面存储区内径2英寸,外径8英寸，道密度为100TPI，最内磁道上的位密度为5000BPI，转速为3000转/分，平均找道时间为10ms。问：

1)平均存取时间是多少？2)共有多少圆柱面？

3)总存储容量是多少？4)数据传输率是多少？解：

1）平均存取时间=平均找道时间+平均等待时间平均等待时间=（1/3000×60）/2=10ms

平均存取时间=10ms+10ms=20ms2)圆柱面数=有效存储区域长度×道密度＝（（8－2）/2）×100道=300道

3）总存储容量=磁道长度×位密度×柱面数×盘面数＝3.14×2×1×5000×300×8=75.36(MB)4)数据传输率=位密度×周长×转速＝5000×3.14×2×(3000/60)=2.5(MB/s)1722．某磁盘存储器转速为3000转／分，共有4个记录面，每道记录信息为12288B，最小磁道直径为230mrn，共有275道．问：

(1)磁盘存储器的存储容量是多少？

(2)最高位密度与最低位密度是多少？

(3)磁盘数据传输率是多少？

(4)平均等待时间是多少？

(5)给出一个磁盘地址格式方案．(1)存储容量＝磁道数*磁道容量

(2)位密度＝磁道容量/磁道长度

(3)数据传输率＝道容量×转速

(4)平均等待时间＝转半圈的时间

驱动器号盘面号磁道号扇区号1733．已知某磁盘存储器转速为2400转／分，每个记录面道数为200道，平均找道时间为60ms，每道存储容量为96Kbit，求磁盘平均存取时间与数据传输率．1）平均存取时间＝寻道时间＋平均等待时间＝60ms+1/(2400/60*1000)/22）数据传输率＝道容量×转速＝96/8*1000×2400/60

174磁带存储器螺旋扫描技术线性记录技术LTO技术(线性螺旋技术)175光盘存储器采用聚焦激光束在盘式介质上非接触的记录高密度信息，以介质材料的光学性质（反射率、偏振方向）的变化表示‘0’和‘1’只读型光盘（CD－ROM）写一次型光盘重写型光盘（REWRITE）

176光记录基本原理数据表示利用材料的凹凸坑点表示0/1利用材料的晶态以及非晶态表示0/1利用磁性材料的磁化方向表示0/1数据写入利用激光烧刻利用激光加热后冷却改变晶态利用激光加热帮助磁化(热辅磁)177数据读出根据反射光强度判断0/1根据磁光克尔效应判断偏振光的旋转178只读型光盘利用母盘大批量重压制作出来的光盘。CD-DA数字唱盘，记录数字化信息，74分钟数字立体声信息VCD记录数字视频和音频信息，74分钟MPEG1视频DVD单面4.7GB，135分钟MPEG-2CD-ROM179CD-DACompactDiscDigitalAudio一般的音乐CD，是CD系列的始祖，Philips和Sony于1980年发表著名的红皮书。该种光盘产品主要用于音乐储存，由于具有高品质的数字音质，该产品数年之内即风行世界，并衍生后续各种CD光盘产品。180CD-ROM

CDReadOnlyMemory1985年Philips和Sony发表黄皮书，定义了储存计算机数据、图形、声音及动画档案的规格，而为了往后能储存更复杂的数据，同时也规范了控制讯号，数据侦错、数据校正、扇区大小。CD自此进入了计算机记忆媒体的领域，CD-ROM可提供650MB，当时硬盘最大容量为850MB。181CD-I

CD-Interactive黄皮书之后，Philips和Sony针对消费电子市场，推出了绿皮书定义多媒体CD的规格及相关的