CMOS-模拟集成电路课件完整

CMOS模拟集成电路绪论MOSFET器件及模型2024/10/162Outline1.绪论2.MOS器件与模型2.1引言2.2MOSFET器件结构2.3MOSFET器件的I/V特性2.4MOS器件模型2.5MOSFET电路的Spice仿真2024/10/1631.绪论电路理论基础:模拟电路,器件模型,集成电路基础教材CMOS模拟集成电路，清华大学出版社，2020,03,ISBN978-7-302-54022-9参考文献:

P.R.Gray,P.J.Hurst,S.H.Lewis,andR.G.Meyer,AnalysisandDesignofAnalogIntegratedCircuits,FifthEdition.NewYork:Wiley,2009.B.Razavi,DesignofAnalogCMOSIntegratedCircuits.NewYork:McGraw-Hill,2001.P.E.Allen,D.R.Holberg,CMOSAnalogCircuitDesign,SecondEdition,OxfordUniversityPress,2002R.J.Baker,CMOSCircuitDesignLayoutandSimulation,ThirdEdition,JohnWiley&Sons,Inc.2010AdelS.Sedra,KennethC.Smith,MicroelectronicCircuits,SeventhEdition,NewYork,OxfordUniversityPress,2015BSIM3,/models/bsim3杨之廉，超大规模集成电路设计方法学导论，清华大学出版社，1999BSIMGroup,/models/Kenneth

S.

Kundert,TheDesigner’sGuidetoSpiceandSpectre,Springer,1995MuhammadH.Rashid著，王永生等译，电子电路分析与设计,第二版(MicroelectronicCircuitsAnalysisandDesign,SecondEdition)，清华大学出版社，2015（CengageLearning,2011）叶以正，来逢昌，集成电路设计，第二版，清华大学出版社，2016K.R.Laker,WillyM.C.Sansen,DesignofAnalogIntegratedCircuitsandSystems,McGraw-Hill,Inc.1994T.C.Carusone,D.A.Johns,K.W.Martin,AnalogIntegratedCircuitDesign,SecondEdition,JohnWiley&Sons,Inc.2011JohanF.Witte,KofiA.A.Makinwa,JohanH.Huijsing,DynamicOffsetCompensatedCMOSAmplifiers,Springer,2009.2024/10/1641.1模拟电路与数字电路

WhyCMOSAnalogIntegratedCircuits?WhyAnalogIntegratedCircuits?2024/10/1651.2电路抽象层次2024/10/1661.3模拟集成电路设计2024/10/167SystemsCircuitsDevicesCh1绪论Ch5单级放大器Ch6差分放大器Ch3电流源电流镜Ch4基准源Ch7频率响应Ch8噪声Ch9反馈Ch10运算放大器Ch11稳定性和频率补偿Ch12比较器Ch13开关电容电路ch2MOS器件Ch14DAC/ADCsimplecomplex1.4课程结构Ch15版图2024/10/1682.MOSFET器件和模型2.2MOSFET器件结构栅（G:gate）、源（S:source）、漏（D:drain）、衬底（B:bulk）（NMOS）2024/10/169PMOSCMOS2024/10/1610MOS符号2024/10/16112.3MOSFET器件的I/V特性NMOS截止区(VGS<VTH)ID＝0当VGS≥VTH,三极管区（线性区）（VDS<VGS-VTH）饱和区（VDS≥VGS-VTH）2024/10/1612PMOS截止区三极管区（线性区）饱和区

2024/10/1613

沟道长度调制效应漏-源电压vDS会调制有效沟道长度.二级效应λ为沟道长度调制系数.2024/10/1614二级效应

体效应

反偏电压将使耗尽区变宽，从而降低了有效沟道深度。因此，需要施加更大的栅极电压以弥补沟道深度的降低，VSB偏压会影响MOSFET的有效阈值电压VTH。随着VSB反偏电压的增加导致VTH的增加，这种效应称为“体效应”。这种效应也称为“衬底偏置效应”

或“背栅效应”。γ为“体效应系数”或称为“衬偏系数”2024/10/1615亚阈值导通当vGS≈VTH时，仍然存在漏源电流,二级效应其中，n是亚阈值斜率因子，典型情况大于1小于3，ID0是一个依赖于工艺的参数，k

是波尔兹曼常数，T是开尔文温度，q是电子电荷。MOSFET进入弱反型区的点可以近似表示为2024/10/16162.4MOSFET器件模型2.4.1大信号模型MOSFET器件I/V特性衬底与源漏之间的PN结源/漏-衬底结、源/漏极欧姆接触电阻栅/源/漏/衬底之间的寄生电容2024/10/16172.4MOSFET器件模型MOS器件的寄生电容CBD和CBS是漏区/源区与衬底之间的PN结耗尽区电C2是栅与沟道之间的氧化层电容C4是沟道与衬底之间的耗尽层电容，其会随偏压的变化而变化C1、C3和C5是多晶硅栅与源区或漏区交叠而产生的交叠电容2024/10/1618等效电容:2024/10/16192.4.2MOSFET小信号模型理解小信号模型2024/10/16202.4.2MOS小信号模型2024/10/1621思考：？gm∝ID还是∝ID1/22024/10/16222.4.3MOSFET噪声模型2024/10/16232.4.4MOSSPICE模型SPICE:SimulationProgramWithIntegratedCircuit在仿真时，SPICE需要每个器件具有精确模型.发展历程：1st

代：MOS1，MOS2，MOS3；2nd

代：BSIM(BerkeleyShort-ChannelIGFETModel)

，HSPICElevel＝28，BSIM23rd代：BSIM3，MOSmodel9，EKV(Enz-Krummenacher-Vittoz)BSIM3v3是目前工艺厂家提供最常用的SPICE模型.（UCBerkeley）BSIM网址:/~bsim3SPICE仿真器：HSPICE；SPECTRE；PSPICE；ELDOWinSPICE；SpiceOPUS2024/10/16242.5SPICE仿真2024/10/1625例子:采用SPICE仿真MOSFET的I/V特性*OutputCharacteristicsforNMOSM12100MNMOSw=5ul=1.0uVGS101.0VDS205.op.dcvds05.2Vgs130.5

.plotdc-I(vds).probe*model.MODELMNMOSNMOSVTO=0.7KP=110U+LAMBDA=0.04GAMMA=0.4PHI=0.7.end2024/10/1626例子:采用SPICE仿真MOSFET的I/V特性*OutputCharacteristicsforNMOSM12100MNMOSw=5ul=1.0uVGS101.0VDS205.op.dcvds05.2Vgs130.5

.plotdc-I(vds).probe*model.MODELMNMOSNMOSVTO=0.7KP=110U+LAMBDA=0.04GAMMA=0.4PHI=0.7.end←标题←结束语句2024/10/1627例子:采用SPICE仿真MOSFET的I/V特性*OutputCharacteristicsforNMOSM12100MNMOSw=5ul=1.0uVGS101.0VDS205.op.dcvds05.2Vgs130.5

.plotdc-I(vds).probe*model.MODELMNMOSNMOSVTO=0.7KP=110U+LAMBDA=0.04GAMMA=0.4PHI=0.7.end←电路描述2024/10/1628DevicetypeKeywords电阻R电容C电感L二极管DNPN或PNP双极型晶体管QN沟或P沟结型场效应晶体管JN型或P型MOS场效应晶体管MGaAs场效应晶体管B电压控制开关S电流控制开关W互感KSPICE的器件关键字

2024/10/1629例子:采用SPICE仿真MOSFET的I/V特性*OutputCharacteristicsforNMOSM12100MNMOSw=5ul=1.0uVGS101.0VDS205.op.dcvds05.2Vgs130.5

.plotdc-I(vds).probe*model.MODELMNMOSNMOSVTO=0.7KP=110U+LAMBDA=0.04GAMMA=0.4PHI=0.7.end←分析语句2024/10/1630例子:采用SPICE仿真MOSFET的I/V特性*OutputCharacteristicsforNMOSM12100MNMOSw=5ul=1.0uVGS101.0VDS205.op.dcvds05.2Vgs130.5

.plotdc-I(vds).probe*model.MODELMNMOSNMOSVTO=0.7KP=110U+LAMBDA=0.04GAMMA=0.4PHI=0.7.end←控制选项描述2024/10/1631例子:采用SPICE仿真MOSFET的I/V特性*OutputCharacteristicsforNMOSM12100MNMOSw=5ul=1.0uVGS101.0VDS205.op.dcvds05.2Vgs130.5

.plotdc-I(vds).probe*model.MODELMNMOSNMOSVTO=0.7KP=110U+LAMBDA=0.04GAMMA=0.4PHI=0.7.end←SPICE模型2024/10/1632SPICE模型参数描述以.model开头,在本例中,.MODELMNMOSNMOSVTO=0.7KP=110U+LAMBDA=0.04GAMMA=0.4PHI=0.7

其中MNMOS是器件的模型名.NMOS

是N型MOSFET的关键字2024/10/1633*OutputCharacteristicsforNMOSM12100MNMOSw=5ul=1.0uVGS101.0VDS205.op.dcvds05.2Vgs130.5

.plotdc-I(vds).probe*model.MODELMNMOSNMOSVTO=0.7KP=110U+LAMBDA=0.04GAMMA=0.4PHI=0.7.end←title←devicedescription:（模型名为MNMOS的场效应MOS管M1，漏结点2、栅结点1、源结点0、衬底结点0，栅宽5um，栅长1um）←stimulussourcedescription:（连接在1和0结点之间的1V独立电压源VGS）（连接在2和0结点之间的5V独立电压源VDS）←analysis，直流工作点分析←analysis，直流扫描分析（VGS从1V变化到3V，步长为0.5V；VDS从0V变化到5V，步长为0.2V）←controlstatement，打印声明

←controlstatement，打印输出←devicemodel,定义模型名为MNMOS的NMOS类型的模型←Endofcircuits2024/10/1634例2：直流分析（DC）*DCanalysisforAMPM12100MOSNw=5ul=1.0uM22344MOSPw=5ul=1.0uM33344MOSPw=5ul=1.0uR130100KVdd40DC5.0Vin10DC5.0.op.dcvin050.1

.plotdcV(2).probe*model.MODELMOSNNMOSVTO=0.7KP=110U+LAMBDA=0.04GAMMA=0.4PHI=0.7.MODELMOSPPMOSVTO=-0.7KP=50U+LAMBDA=0.05GAMMA=0.57PHI=0.8.end2024/10/1635例3：交流分析（AC）*ACanalysisforAMPM12100MOSNw=5ul=1.0uM22344MOSPw=5ul=1.0uM33344MOSPw=5ul=1.0uR130100KCL205pVdd40DC5.0Vin10DC1.07AC1.0.op.acDEC20100100MEG.plotacVDB(2)VP(2).probe*model.MODELMOSNNMOSVTO=0.7KP=110U+LAMBDA=0.04GAMMA=0.4PHI=0.7.MODELMOSPPMOSVTO=-0.7KP=50U+LAMBDA=0.05GAMMA=0.57PHI=0.8.end2024/10/1636例4：瞬态分析（TRAN）*TRANanalysisforAMPM12100MOSNw=5ul=1.0uM22344MOSPw=5ul=1.0uM33344MOSPw=5ul=1.0uR130100K*CL205pVdd40DC5.0Vin10DC1.07sine(2v2v100KHz).op.tran.1u10u.plottranV(2)V(1).probe*model.MODELMOSNNMOSVTO=0.7KP=110U+LAMBDA=0.04GAMMA=0.4PHI=0.7.MODELMOSPPMOSVTO=-0.7KP=50U+LAMBDA=0.05GAMMA=0.57PHI=0.8.end2024/10/1637小结用“简单的”模型设计（design），用复杂的模型验证（verification）；模型用于：大信号静态(dcvariables)小信号静态(gains,resistances)小信号动态(frequencyresponse,noise)大信号动态(slewrate)计算机模型（spicemodel）用于计算机仿真验证，而非用于设计中的计算。基准源CMOS模拟集成电路Outline1.引言2.电压基准源2.1分压型电压基准源2.2有源电压基准源2.3带隙基准3.电流基准源3.1基于电流镜的简单基准源3.2与电源无关的电流基准源3.3PTAT电流基准源2024/10/16391.引言基准源设计基准电路的目的是建立一个与电源和工艺无关、具有确定温度特性的直流电压或电流。温度依赖性:与绝对温度成正比(PTAT)与温度无关2024/10/16402.电压基准源2.1分压型电压基准

电阻分压

二极管连接MOS晶体管分压2.2有源电压基准源

MOS器件BJT器件更高的电压基准齐纳二极管忽略流经电阻上的电流忽略沟道长度调制效应2.3带隙基准源

负温度系数电压2024/10/1644对于双极型器件,其中计算VBE

温度系数(假设

IC

为常数)，Thus,例子：当VBE750mV和T=300K时,VBE/T-1.5mV/Km-3/2，VT=kT/q，硅带隙能量Eg1.12eV正温度系数电压2024/10/1645两个相同的双极晶体管工作在不相等的电流密度下，它们的基极－发射级PN结正向电压的差值就与绝对温度成正比(Proportionaltoabsolutetemperature,PTAT).我们有例1:两个一致的晶体管(Is1=Is2)偏置的集电极电流分别为mI0和I0,忽略基极电流,例2：体管Q2的发射极尺寸是晶体管Q1的发射极尺寸n倍(Is1=Is,Is2=nIs)偏置在相同的集电极电流，忽略基极电流,这样温度系数为2024/10/1646讨论:与CMOS工艺的兼容性在标准N阱CMOS工艺中，可以形成PNP晶体管.2024/10/1647室温下

1？2lnn？为了达到零温度系数，可以计算得到

lnn＝17.2?零温度系数电压或者兼容于CMOS工艺，采用PNP晶体管,2024/10/1648讨论为什么称之为“带隙”(“bandgap”)？曲率校正启动问题以及在T0,2024/10/1649讨论反馈稳定性负反馈系数正反馈系数正反馈必须小于负反馈.2024/10/1650讨论:运放失调的影响3.电流基准源3.1基于电流镜的简单基准源2024/10/1651依赖于电源!电阻

IREF？根据小信号模型,3.2与电源无关的电流基准2024/10/1652自我复制——“自举”忽略沟道长度调制效应,问题:电路中可以流过任何电流！增加一个约束：RS3.2与电源无关的电流基准2024/10/1653问题：“degenerate(简并)”偏置点电路可能会处于两种工作状态之一:Iout0支路为0电流,i.e.Iout=0需要增加一个启动电路使电路在上电时脱离零平衡点，启动电路的设计基本原则是：在电源上电时为基准源提供一条直流通路以使其脱离零电流状态;当完成启动后，基准源提供正常的偏置电流后，启动电路应停止工作以免影响基准源的工作:为了应对体效应，在N阱CMOS工艺中，可以采用将Rs连接在电源和P管之间.为了降低沟道长度调制效应的影响，采用尽量大的沟道长度.2024/10/1654PTAT电压基准电路可以形成PTAT电流基准设M1～M2及M3～M4均为相同的MOS对管，使两个支路电流相等，X点和Y点也必然相等,在此电路的基础上可以构建带隙基准电路.3.3PTAT电流基准小结

与温度无关的基准结合负温度系数电路和正温度系数电路需要考虑：工艺兼容性；运放失调；反馈；稳定性；启动问题与电源无关的基准自举——自我复制PTAT电流源可以进一步改造为带隙基准2024/10/1655放大器的频率响应CMOS模拟集成电路2024/10/1657Outline7.1引言7.2放大器的频率响应7.3密勒定理7.4频率响应分析方法7.5单端放大器的频率响应7.6差分对的频率响应2024/10/1658电容(AC)耦合7.2放大器的频率响应直接(DC)耦合2024/10/16597.2.1低通7.2放大器的频率响应在s域,一般地，其中2024/10/16607.2.1低通s=jω对增益Av(jω)采用增益Avo进行归一化当

ω<<ωH当

ω=ωH当

ω>>ωH2024/10/16617.2.2高通在s域,一般地,其中2024/10/16627.2.2高通s=jω对增益Av(jω)采用增益Avo进行归一化当

ω<<ωL当

ω=ωL当

ω>>ωL2024/10/16637.2.3带通在s域一般地,其中2024/10/16647.2.3带通s=jω2024/10/16657.2.4伯德图(BodePlot)1.幅频特性曲线：每遇到一个极点频率，幅频特性曲线的斜率在原来的基础上按–20dB/十倍频程进行变化；每遇到一个零点频率，幅频特性曲线的斜率在原来的基础上按20dB/十倍频程进行变化。

2相频特性曲线：对于复平面（s平面）中左半平面的极点ωp和零点ωz，对于极点ωp，相位在0.1ωp处开始下降，在ωp处相位角为–45°，在大于10ωp处相位角达到近似–90°相位角；对于零点ωz，相位在0.1ωz处开始上升，在ωz处相位角为+45°，在大于10ωz处相位角达到近似+90°相位角。而对于s平面中右半平面的极点ωp和零点ωz，对相位影响的情况正好和上述相反。2024/10/1666一个阻抗连接在电压放大器的输入侧和输出侧之间，如果此阻抗可以被两个等效阻抗代替——一个连接在输入端的Zim，另一个连接在输出端的Zom，则Zim=Zf/(1–Avo)，Zom=Zf/(1–1/Avo).7.3密勒定理2024/10/1667证明:

流经Zf的电流为(Vi-Vo)/Zf，两个电路是等效的，因此流经等效电阻Zim的电流也与之相等，有,即,同理2024/10/1668关于密勒定理需要注意的事项

密勒定理并没有规定这种转换成立的条件。如果输入输出之间只有一条信号通路，则这种转换通常是不成立的。？放大器是理想放大器而且开路电压增益Avo是在没有连接阻抗Zf下的得出的增益，对于实际情况会产生一定的分析误差，但误差是可以接受的。在密勒定理中，其中的增益应该在所关心的频率下进行计算，然而，这将使表达式变得非常复杂，因此，一般采用低频的Avo来进行计算，便于对电路的特性进行分析。一般来讲，在阻抗Zf与主信号通路并联的情况下，密勒定理通常是有效的。只要放大器没有独立源，密勒定理被证明是适用的。2024/10/1669通常情况7.4频率响应分析方法2024/10/16707.4.1s域传递函数——高截止频率

在直接耦合电路中,在s域表示,得到传递函数其中

R1=(Rs||ri)、

R2=(ro||RL)2024/10/1671对传递函数进行讨论

分母可以写出如下形式如果p2远离p1，即|p2|>>|p1|第一极点频率第二极点频率如果2024/10/16727.4.2s域传递函数——低截止频率

在低频处，放大器的寄生电容可以认为是开路的,在s域,得到传递函数为得到2024/10/16737.4.3密勒电容——高截止频率

在直接耦合电路中，

电容Cf会使得传输函数的分析变得困难。为了简化分析，利用密勒定理，误差较大!2024/10/16747.4.4零值方法——高截止频率

假设放大器有两个高拐点频率,应用

s=jω在高3dB频率处，上式的分母使得或者如果

这样，高3dB频率可以通过所有电容的有效时间常数来确定,也称“零值时间常数法”2024/10/1675在直接耦合电路中，

应用零值方法,Cf和Co开路的等效电路见图，Ci处看到的电阻为Cf和Ci开路的等效电路如图，Co处面对的电阻为7.4.4零值方法——高截止频率

2024/10/1676Ci和Co开路的等效电路如图(c)，用电压源vx代替Cf，如图(d)所示，其中vi=(Rs||ri)ix，应用基尔霍夫电压定律（KVL）Cf处看到的戴维南等效电阻为这样，3dB频率fH7.4.4零值方法——高截止频率

在直接耦合电路中，

应用零值方法,2024/10/16777.4.5短路方法——低截止频率

假设交流耦合放大器电压增益有两个低拐点频率,应用

s=jω在低3dB频率处，上式分母使得或如果

低3dB频率可以通过所有电容的有效时间常数来确定,也称“短路时间常数法”2024/10/16787.5.1共源极放大器7.5单端放大器的频率响应2024/10/16797.5.1共源极放大器s域传递函数忽略沟道长度调制效应，即2024/10/16807.5.1共源极放大器密勒电容方法从X到地的密勒电容从输出端口看到的密勒电容忽略如果忽略沟道长度调制效应，即对照传递函数得出的结果2024/10/16817.5.1共源极放大器零值方法Cgs

看到的电阻Cdb看到的电阻Cgd看到的电阻采用零值方法得到的高截止频率和s域传递函数方法得到的结果是一致的忽略沟道长度调制效应2024/10/16827.5.2共漏极放大器S域传递函数这里忽略Cgd,Cgb

和

Csb.在s域,2024/10/16837.5.2共漏极放大器S域传递函数得到忽略

Cgd,Cgb

和

Csb.2024/10/16847.5.2共漏极放大器零值方法考虑Cgd,Cgb

和

Csb.得到2024/10/16857.5.3共栅极放大器S域传递函数在s域,得到,2024/10/16867.5.4共源共栅放大器从X点向上看到的电阻，即共栅级M2的输入电阻,当这样从输入到X的增益

共栅管具有“屏蔽”效果,2024/10/16877.6.1全差分放大器差分信号的频率响应

7.6差分对的频率响应对于差分信号，差分信号的频率响应与共源极放大器是一致的由于差分的两个通路具有相同的传递函数，因此零极点的个数与单端的是一样的(不是两个通路的总和)。半边等效2024/10/16887.6.1全差分放大器共模信号的频率响应

忽略沟道长度调制效应当

Rs

很小，而ZT

很大时,2024/10/16897.6.1全差分放大器共模信号的频率响应

忽略沟道长度调制效应当

Rs

很小，而ZT

很大时,2024/10/16907.6.2电流镜负载的差分对

镜像节点处电容的影响忽略沟道长度调制效应，在s域,M4的栅源电压等于M3的栅源电压,以及2024/10/16917.6.2电流镜负载的差分对

差分信号的频率响应

这样忽略沟道长度调制效应，在s域,2024/10/1692小结频率响应分析方法传递函数;密勒电容;零值方法;短路方法。共栅极放大器的频率响应由于CGD的密勒倍乘项，影响频率响应。共漏极放大器的频率响应带宽较大共栅极放大器的频率响应

可以采用节点和极点对应关系进行分析。共源共栅放大器的频率响应由于共栅管的屏蔽作用，降低了密勒电容乘积项—>提高了带宽。差分对的频率响应和共源极放大器是一致的。在电流镜负载差分对中，相比全差分对增加了极点

gmp/Cx

和左半平面的零点2gmp/Cx。CMOS模拟集成电路电流源与电流镜2024/10/1694Outline3.1引言3.2MOS电流源3.2.1简单电流源3.2.2共源共栅电流源3.3MOS电流镜3.3.1基本电流镜3.3.2共源共栅电流镜3.3.3大摆幅共源共栅电流镜2024/10/16953.2

MOS电流源NMOS电流源:工作在饱和区的MOSFET3.2.1简单电流源2024/10/16963.2

MOS电流源PMOS电流源:工作在饱和区的MOSFET3.2.1简单电流源2024/10/16973.2

MOS电流源源极负反馈电阻3.2.2共源共栅电流源2024/10/16983.2

MOS电流源共源共栅

3.2.2共源共栅电流源2024/10/16993.3.1基本电流镜为了获得更为精确的电流，电流源的设计常常是基于对电流基准的复制，电流镜就是完成这样的复制功能的电路结构。两个工作在饱和区且具有相同柵源电压的相同晶体管传输相同电流，输出IOUT将复制参考电流基准IREF(λ=0)3.3

MOS电流镜2024/10/16100更为通常的情况下，复制一定比例的电流(λ=0)WegetIOUT与IREF的比值由器件尺寸的比率决定，不受工艺和温度的影响。设计者可以通过器件的尺寸比来调整输出电流的大小。在λ=0的情况下

！2024/10/16101例子:在电流镜电路的实际设计中，通常采用叉指MOS管，每个“叉指”的沟道长度相等，复制倍数由叉指数决定，减小由于漏源区边缘扩散所产生的误差，以减小器件的失配造成的电流失配。.如图每个叉指的W为5±0.1μm,这样,M1

和M2的宽为W1＝5±0.1μm,W2＝4(5±0.1)μm我们得到IOUT/IREF=4(5±0.1)/(5±0.1)=4IREFIOUT思考:如果不采用叉指结构，将如何影响电流复制?2024/10/16102电流镜分布

电压分布电流分布2024/10/16103沟道长度调制效应给电流镜复制带来了很大的误差.因此3.3.2共源共栅电流镜2024/10/16104基于基本电流镜的共源共栅电流源

为了抑制沟道长度调制效应，可以采用共源共栅电流源，共栅管可以屏蔽电流复制的共源管免受VOUT变化影响，但复制不精确。共源共栅电流镜使VB=VGS+VY,采用共源共栅结构可以使Vx=VY.

2024/10/16105为了能够进行精确复制，要保证VY=VX=VGS1，并且要保证所有MOS晶体管处于饱和区，其输出节点处的电压应保证共源共栅电流源占用的输出裕度共源共栅电流源占用最小的输出裕度3.3.3大摆幅共源共栅电流镜2024/10/16106低电压(大输出摆幅)共源共栅电流源

如图所示，所有晶体管处于饱和区,Vb应满足

.得到

，VB

有解所有晶体管处于饱和区并且采用恰当尺寸比确保VGS2=VGS4,if

M2~M3占用最小的电压裕度(M2加M3的过驱动电压),并且允许实现精确的电流复制。2024/10/16107如何产生Vb?

设计思路:

让VB

等于(或者稍微大于)VGS0+(VGS1-VTH1),

例1：选择I1以及器件尺寸，使得M5

的VGS5≈VGS0,并且使M4

和RB

一起产生VDS4＝VGS4-RBI1≈VGS1-VTH1。缺点:①M0有体效应，而M5没有②RBI1is不是很难精确控制.

例2：采用M6代替电阻，选择足够大尺寸(W/L)6

使得VGS6≈VTH6,因此VB=VGS5+VGS4-VTHM6

缺点:虽然电路不需要电阻，但仍然由于体效应而存在误差因此，设计时需要留一些余量.2024/10/16108如何产生Vb?

例3：对于M0~M3

对于M4,

这样,

例4：自偏置

增加R使得

IREFR=VOD，

VGS1=VTHN+VOD

这样,

VB=VTHN+2VOD2024/10/16109小结工作在饱和区的MOS晶体管可以充当电流源基本电流镜—基于电流复制共源共栅电流镜—提高复制精度

大输出摆幅共源共栅电流源—使得输出的下限等于两个晶体管的过驱动电压之和。单级放大器CMOS模拟集成电路2024/10/16111Outline5.1引言5.2放大器基本分析方法5.3共源极放大器5.4共漏极放大器(源跟随器)5.5共栅极放大器5.6共源共栅放大器5.2放大器基本分析方法放大器线性放大器非线性放大器增益电压增益直流增益2024/10/16112线性放大器5.2放大器基本分析方法放大器线性放大器非线性放大器增益(交流)小信号增益2024/10/16113线性放大器5.2放大器基本分析方法放大器线性放大器非线性放大器增益电流增益功率增益2024/10/16114放大器非线性

2024/10/16115vIN(t)=VIN+vin(t)=VIN+VmsinωtvOUT(t)=VOUT+vout(t)vout(t)=Avvin(t)=AvVmsinωt2024/10/161165.3共源极(CS)放大器5.3.1采用电阻负载的共源极放大器大信号分析处于饱和区的MOS2024/10/16117小信号分析考虑沟道长度调制效应2024/10/16118讨论增益与信号电平有关，造成了非线性.↑

W/L,或者

↑VRD

或者

↓ID,→↑Av,然而,器件尺寸更大，更大的器件寄生电容;高的

VRD会限制输出摆幅;如果VRD

保持不变,想要降低

ID,RD必须增加,在输出节点就会产生更大的时间常数，降低频率特性.2024/10/161195.3.2二极管联系MOS负载的共源极放大器MOS晶体管的二极管连接等效电阻:vgs2=–vtvbs2=–vt考虑体效应2024/10/16120增益二极管连接的NMOSwhere没有体效应!二极管连接的PMOSID1=ID2Ro1和

ro2l很大，忽略2024/10/16121讨论增益事器件尺寸的函数，与输入信号无关.然而，想要实现高增益会造成器件尺寸不平衡例子:欲实现20倍增益,，那么(W/L)1=200(W/L)2在本例中，M2的过驱动电压必须是M1的过驱动电压的20倍,如果VGS1–VTHN=100mV,|VTHP|=0.7V，那么有|VGS2|=2.7V,严重地限制了输出摆幅.降低了可允许的输出摆幅.2024/10/16122另一种二极管连接MOS负载的共源极放大器优点？缺点？2024/10/16123另一种二极管连接MOS负载的共源极放大器优点只有NMOS一种晶体管没有体效应匹配性好，增益精确PSRR性能好缺点功耗更高2024/10/161245.3.3电流源负载的共源极放大器讨论可以获得更高增益长沟器件可以得到更高增益.同时提高W,L会引入更多的节点寄生电容.↑ID→AV↓输出电阻与M2的|VDS|关系较弱,这样对输出摆幅得限制较小。考虑沟道长度调制效应,2024/10/161255.3.4推挽放大器大信号分析M1和M2互为负载.输出摆幅范围:2024/10/161265.3.4推挽放大器小信号分析M1和M2互为负载.2024/10/161275.4共漏极放大器(源跟随器)5.4.1大信号分析当Vin<VTH,M1截止,Vout=0；Vin

增加并超过VTH，M1将会处于饱和区;Vin

进一步增加,Vout

跟随

Vin,并且保持一个VGS的差距.2024/10/161285.4.2小信号分析考虑体效应,2024/10/161295.4.2小信号分析讨论增益<1；当Vin≈VTH,增益开始从0单调增加;随着gm

增加,Av

接近gm/(gm+gmb)=1/(1+η),η=gm/gmb

随着Vout(VSB上升)增加而下降，Avwould将最终趋近于1。不考虑驱动的阻性负载，即

RL=∞当

RL=∞以及

ro=∞2024/10/16130讨论

MOS晶体管的体效应使转移特性表现出一些非线性，对于大摆幅信号将会引起信号失真。如果将MOS晶体管的源和衬底能够连接在一起，则可消除由体效应带来的非线性。源跟随器也会使信号的直流电平产生VGS的电平平移，因此会消耗电压裕度，限制输出摆幅。但从另一个角度来看，源跟随器可以作为电平平移电路使用。2024/10/161315.5共栅极放大器5.5.1大信号分析（vIN从某一个大值减小.）对于

vIN

≥VBIAS–VTHN,M1截止，vOUT=VDD对于更小的vIN,M1处于饱和区,随着

vIN

下降,vOUT也下降，

最终驱动M1

进入三极管区2024/10/161325.5.2小信号分析（考虑rO

以及输入信号源的内阻Rs）增益vin=-vgs1=-vbs12024/10/16133输入电阻如果(gm1＋gmb1)ro1>>1降低输入阻抗（电阻）2024/10/16134输出电阻首先，考虑没有ro2的情况考虑时ro2，提高输出阻抗（电阻）2024/10/161355.6共源共栅放大器偏置M1，M2

应处于饱和区,大信号分析vIN

≤VTHN1，M1、M2截止,vOUT=VDD，以及

vX≈VBIAS–VTHNvIN>VTHN1,电流出现,晶体管进入饱和区

vOUT下降,Vx

下降.当

vIN足够大时，M1或M2

先后进入线性区.（由器件尺寸、

RD

和

VBIAS决定）VBIAS≥VGS2+vIN–VTHN1vOUT

≥vIN–VTHN1+VGS2–VTHN22024/10/16136折叠共源共栅放大器共源管M1和共栅管M2偏置在两个支路上.小信号电流“折叠”到共栅通路上，如图所示，这种结构也叫做折叠式共源共栅放大器.2024/10/16137小信号分析增益所有晶体管处于饱和区。如果

λ＝0,M1管的小信号漏极电流全部都流经共栅器件，并在负载RD上产生压降转换为输出电压信号,Av=vout/vin=-gm1v1RD/vin如果忽略沟道长度调制效应时，共源共栅放大器的低频电压增益和共源极放大器一样的。Av=vout/vin=-gm1RDv1=vin,thus2024/10/16138输出电阻（考虑两个晶体管的沟道长度调制效应）vbs2＝v2If(gm2+gmb2)ro2>>12024/10/16139讨论

由于共栅管M2晶体管的存在，使输出电阻比原本的共源极放大器输出电阻至少大了(gm2+gmb2)ro2倍。可以有效地提高放大级的输出电阻，进而可以有效地增加放大器的电压增益。如果采用理想电流源（输出电阻为无穷大）作为负载。2024/10/16140讨论共源共栅电路结构具有很大输出电阻这一特性同样可以运用到电流源电路中。

PMOS晶体管M3和M4构成共源共栅电流源，则输出电阻近似表达为整个放大器电路的等效跨导仍为gm1，因而其电压增益近似为这种结构将消耗较大的输出电压摆幅裕度，最大的输出电压摆幅是VDD

–(VGS1

–VTH1

)

–

(VGS2

–VTH2

)

–|VGS3

–VTH3

|–|VGS4

–VTH4|2024/10/16141小结

DC或低频下差分放大器CMOS模拟集成电路2024/10/16143Outline6.1引言6.2差分工作方式6.3基本MOS差分对6.4共模响应6.5采用有源负载的差分对2024/10/161446.2差分工作方式差分信号定义为两个结点电位之差，且这两个结点的电位相对某一固定电位大小相等，极性相反，两个结点与固定电位结点的阻抗也相等，其中固定电位称为共模电平。差分工作方式的优点：可以抑制共模噪声；对偏置要求较低；输出有效摆幅增加；线性度也相应提高。2024/10/16145差分输入单端输出2024/10/16146差分输入差分输出(全差分)2024/10/161476.3基本差动对理解差分对偏置电流和输出电平受VIN,CM影响！vIN,CM=1.5VvIN,CM=2V2024/10/161486.3基本差分对“差分对”ID1+ID2独立于VIN,CM如果vIN1=vIN2,ID1=ID2=ISS/2,输出共模电平为VDD-RISS/22024/10/161496.3基本差分对6.3.1大信号分析差模特性(假设vD=vIN1–vIN2从-

变化到+）当vD足够负，M1管截止，M2管导通，iD2=ISS，此时，vOUT1=VDD，vOUT2=VDD–RiD2=VDD–RISS当vIN1变化到与vIN2接近时，M1管导通，出现iD1电流，因此vOUT1下降，由于iD1+iD2=ISS，因此，iD2下降，vOUT2上升。当vD=vIN1–vIN2=0时，iD1=iD2=ISS/2，因而有vOUT1=vOUT2=VDD–RISS/2。当vD为正时，流经M1管的电流大于流经M2管的电流，vOUT1将小于vOUT2。对于足够正的vD，所有ISS都流经M1，此时，vOUT1=VDD–RiD1=VDD–RISS，而vOUT2=VDD.2024/10/16150vOUT1-vOUT2=R(ID2-ID1)，根据Vin1

和Vin2,可以计算ID2

和ID1(假设电路是对称的,M1和M2都处于饱和区,忽略

λ=0)得到2024/10/16151可以得到最大差分电压范围,则差分增益当vIN1＝vIN2,(假设电路是对称的,M1和M2都处于饱和区,忽略

λ=0)2024/10/16152共模特性ISS

采用NMOS实现,vIN,CM

从0增加到VDD,当vIN,CM＝0,ID1=ID2=ID3=0vIN,CM增加,M3

导通并进入三极管区；

当

vIN,CM

增加足够大,M3

进入饱和