第9章-EDA技术及应用

数字电子技术第9章EDA技术及应用9.1概述9.2大规模可编程逻辑器件9.3EDA工具软件1.了解EDA技术的涵义以及常用的可编程逻辑器件；2.掌握如何利用QuartusII完成数字系统的设计。教学要求9.1概述EDA技术就是以计算机为工作平台，以EDA工具软件为开发平台，以硬件描述语言HDL（HardwareDescriptionLanguage）为系统逻辑描述手段，以ASIC（专用集成电路）为实现载体，自动完成逻辑编译、逻辑化简、逻辑分割、逻辑综合、结构综合（布局布线）以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能的电子系统自动化设计过程。EDA技术使得设计者便于利用软件的方式，即利用硬件描述语言和EDA软件来完成对系统硬件功能的实现。9.1.1EDA技术的涵义狭义的EDA技术，就是指以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件方式设计电子系统，主要包括从硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。广义的EDA技术，除了狭义的EDA技术外，还包括计算机辅助分析CAA技术(如PSPICE、EWB、MATLAB等)和印刷电路板计算机辅助设计PCB-CAD技术(如PROTEL、ORCAD等)。在广义的EDA技术中，CAA技术和PCB-CAD技术不具备逻辑综合和逻辑适配的功能，因此它并不能称为真正意义上的EDA技术。故将广义的EDA技术称为现代电子设计技术更为合适。利用EDA技术(特指IES/ASIC自动设计技术)进行电子系统的设计，具有以下几个特点：①用软件的方式设计硬件；②用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的；③设计过程中可用有关软件进行各种仿真；④系统可现场编程，在线升级；⑤整个系统可集成在一个芯片上，体积小、功耗低、可靠性高；⑥从以前的“组合设计”转向真正的“自由设计”；⑦设计的移植性好，效率高；⑧非常适合分工设计，团体协作。因此，EDA技术是现代电子设计的发展趋势。9.1.2EDA技术的发展历程1．20世纪70年代的计算机辅助设计CAD阶段2．20世纪80年代的计算机辅助工程设计CAE阶段3．20世纪90年代电子系统设计自动化EDA阶段9.1.3EDA的工程设计流程基于EDA工具的CPLD/FPGA开发设计的基本流程如图9-1所示。1.设计输入设计输入就是将电子系统以一定的表达方式输入计算机，通常包括图形（原理图和状态图）输入和文本输入方式。原理图输入方式优点：原理图输入方式比较容易掌握、直观方便，所画的电路原理图与数字电路所学的连接方式完全一样，适合刚学完数字电子技术的初学者使用，非常容易上手，而且编辑器中有许多现成的单元器件可以利用，用户也可根据需要设计元件。原理图输入方式缺点：①随着设计规模的增大，设计的易读性迅速下降，对于图中密密麻麻的电路连线，极难搞清电路的实际功能；②一旦完成，电路结构的改变就十分困难，因而几乎没有可再利用的设计模块；③移植困难、入档困难、交流困难、设计交付困难，因为不可能存在一个标准化的原理图编辑器。HDL文本输入是最基本、最普遍的输入方法，任何支持VerilogHDL的EDA工具都支持文本方式的编辑和编译。2.逻辑综合逻辑综合就是将设计者在EDA平台上编辑输入的文本、图形描述，根据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。综合后的网表文件具有硬件可实现性。3.适配适配又称结构综合器，它的功能是将逻辑综合产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。4.时序仿真和功能仿真仿真就是在编程下载之前利用EDA工具对设计进行模拟测试，以验证设计，排除错误。仿真主要包括时序仿真和功能仿真。功能仿真是直接对图形、文本描述的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求。时序仿真就是将适配器所产生的网表文件送入仿真器进行仿真，由于文件中包含了器件硬件特性参数，因此是最接近真实器件运行特性的仿真，仿真精度高。5.编程下载如果编译、综合、适配和功能仿真、时序仿真等过程都未发现错误，即满足原设计的要求，则可以将适配后产生的配置文件通过编程器和下载电缆下载到目标器件CPLD或FPGA中。6.硬件测试硬件测试就是将含有载入设计的CPLD或FPGA的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。9.2大规模可编程逻辑器件可编程逻辑器件(ProgrammableLogicDevices，简称PLD)是一种由用户编程以实现某种逻辑功能的新型逻辑器件。PLD经历了从PROM、PLA、PAL、GAL到FPGA、ispLSI等高密度PLD的发展过程。用PLD实现数字系统，有集成度高、速度快、功耗小、可靠性高等优点。与大规模专用集成电路相比，用PLD实现数字系统，有研制周期短、先期投资少、无风险、修改逻辑设计方便、小批量生产成本低等优势。9.2.1可编程逻辑器件的发展及分类1.PLD的发展进程在20世纪70年代初，主要是可编程只读存储器(PROM)和可编程逻辑阵列(PLA)。20世纪70年代末出现了可编程阵列逻辑(ProgrammableArray

Logic，简称PAL)器件。20世纪80年代初期，美国Lattice公司推出了一种新型的PLD器件，称为通用阵列逻辑(GenericArrayLogic，简称GAL)，一般认为它是第二代PLD器件。1985年，美国Altera公司在EPROM和GAL器件的基础上，首先推出了可擦除可编程逻辑器件EPLD(ErasablePLD)，其基本结构与PAL/GAL器件相仿，但其集成度要比GAL器件高得多。在20世纪80年代中期，美国Xilinx公司首先推出了现场可编程门阵列FPGA(FieldProgrammableGateArray)器件。在20世纪90年代初，Lattice公司又推出了在系统可编程大规模集成电路(ispLSI)。所谓“在系统可编程特性”(InSystemProgrammability，缩写为ISP)，是指在用户自己设计的目标系统中或线路板上，为重新构造设计逻辑而对器件进行编程或反复编程的能力。自进入21世纪以来，可编程逻辑集成电路技术进入飞速发展时期，器件的可用逻辑门数超过了百万门甚至达到上千万门，器件的最高频率超过百兆赫兹甚至达到四五百兆赫兹，内嵌的功能模块越来越专用和复杂，比如出现了乘法器、RAM、CPU核、DSP核和PLL等，同时出现了基于FPGA的可编程片上系统SOPC(SystemOnaProgrammableChip)，有时又称为基于FPGA的嵌入式系统。2.PLD的分类方法目前生产PLD的厂家主要有Xilinx、Altera、Lattice、Actel、AMD、Cypress、Intel、Motorola等等。PLD的分类方法较多，主要有4类：从结构的复杂程度分类：简单PLD和复杂PLD（CPLD），或分为低密度PLD和高密度PLD（HDPLD）从互连结构分类：确定型和统计型从可编程特性分类：一次可编程和重复可编程从可编程器件的编程元件分类：熔丝型开关(一次可编程，要求大电流)；可编程低阻电路元件(多次可编程，要求中电压)；EPROM的编程元件(需要有石英窗口，紫外线擦除)；EEPROM的编程元件；⑤基于SRAM的编程元件。9.2.2CPLD/FPGA结构及工作原理1.CPLD的基本结构及工作原理一个逻辑阵列单元的基本结构如图9-2所示。输入项由专用输入端和I/O端组成，而来自I/O端口的输入项，可通过I/O结构控制模块的反馈选择，可以是I/O端的信号直接输入，也可以是本单元输出的内部反馈。所有输入项都经过缓冲器驱动，并输出其输入的原码及补码。图9-2中所有竖线为逻辑阵列的输入线，每个单元各有9条横向线称为积项线（或乘积项）。每条输入线和积项线的交叉处设有一个E2PROM单元进行编程，使得逻辑阵列中的与阵列是可编程的。其中8条积项线用作或门的输入，构成积项和的组合逻辑输出；另一条积项线OE做为三态输出缓冲器的控制端，以实现I/O端作输出、输入或双向输出等工作方式。CPLD的I/O控制模块，根据器件的类型和功能不同，可有不同的结构形式。但I/O模块基本上都由输出极性转换电路、触发器和输出三态缓冲器三部分及它们相关的选择电路所组成。如图9-3所示，为与PAL器件兼容的I/O控制模块。2.FPGA的基本结构及工作原理FPGA即现场可编程门阵列。CPLD是基于乘积项的可编程结构，而FPGA采用的是基于查找表（LookUpTable，LUT）的编程结构，LUT是可编程的最小逻辑构成单元。一个N输入LUT可以实现N个输入变量的任何逻辑功能，如N输入“与”、N输入“异或”等。图9-4所示是4输入LUT。图9-4FPGA查找表单元FPGA内部结构如图9-5所示。图9-5FPGA查找表单元内部结构9.3EDA工具软件9.3.1常见的EDA工具软件

全球的EDA软件供应商有近百家之多，大体可以分为两类：一类是专业的EDA软件公司，如MentorGraphics、Synopsys和Protel等，所推出的EDA专业工具具有较好的标准化和兼容性，一般称为第三方工具；另一类是半导体器件厂商，如Altera、Xilinx和Lattice等，为了方便用户，推出的EDA集成开发环境。在表9-1中列出了部分EDA工具软件。表9-1常见的EDA工具软件9.3.2QuartusII操作指南QuartusII是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配的完整PLD设计流程。QuartusII可以在Windows、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。9.3.2QuartusII操作指南QuartusII支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对