2021年海南师范大学软件工程专业《计算机组成原理》科目期末试卷B(有答案)

2021年海南师范大学软件工程专业《计算机组成原理》科目期末试卷

B（有答案）

一、选择题

1、某SRAM芯片，其容量为512乂8位，除电源和接地端外，该芯片引出线的最小数目

应该是（）。

A.23B.25C.50D.19

2、某C语言程序段如下:

for（i=0：i<9：i++）{

temp=l；

for（j=0：j<=i：j++）

temp+=a[J]；

sum+=temp：

）

下列关于数组a的访问局部性的描述中，正确的是（）。

A.时间局部性和空间局部性皆有

B.无时间局部性，有空间局部性

C.有时间局部性，无空间局部性

D.时间局部性和空间局部性皆无

3、在浮点机中，判断原码规格化的形式的原则是（）。

A.尾数的符号位与第一数位不同

B.尾数的第一数位为1,数符任意

C.尾数的符号位与第一位相同

D,阶符与数符不同

4、下列编码中，能检测出所有长度小于或等于校验位（检测位）长度的突发错的校验码

是（）。

A循环冗余校验码B.海明码C.奇校验码D.偶校验码

5、假设机器字长为8位（含两位符号位），若机器数DA日为补码，则算术左移一位和

算术右移一位分别得（）。

A.B4HEDHB.F4H6DHC.B5HEDHD.B4H6DH

6、总线的数据传输速率可按公式Q二Wf/N计算，其中Q为总线数据传输速率，W为总

线数据宽度（总线位宽/8）,f为总线时钟频率，N为完成一次数据传送所需的总线时钟

周期个数。若总线位宽为16位，总线时钟频率为8MHz,完成一次数据传送需2个总线

时钟周期，则总线数据传输速率Q为（）。

A.16Mbit/sB.8Mbit/sC.16MB/sD.8MB/S

7、在下列各种情况中，最应采用异步传输方式的是（）.

A.I/O接口与打印机交换信息

B.CPU与主存交换信息

C.CPU和PQ总线交换信息

D.由统一时序信号控制方式下的设备

8、只有当程序要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译

并执行源程序中的一行语句，此程序称为（）。

A.目标程序B.编译程序C.解释程序D.汇编程序

9、假定机器M的时钟频率为200MHz,程序P在机器M上的执行时间为12s。对P优

化时，将其所有乘4指令都换成了一条左移两位的指令，得到优化后的程序P。若在M

上乘法指令的CPI为102,左移指令的CPI为z,P的执行时间是P"执行时间的1.2倍,

则P中的乘法指令条数为（）。

A.200万B.400万C.800万D.1600万

10、关于通用寄存器，下列说法正确的是（）。

A.可存放指令的寄存器

B.可存放程序状态字的寄存器

C本身具有计数逻辑与移位逻辑的寄存器

D.可存放运算结果的寄存器

11、下列关于指令流水线数据通路的叙述中，正确的是（）°

A.包含生成控制信号的控制部件

B.包含算术逻辑运算部件ALU

C.包含通用寄存器组和取指部件

D.由组合逻辑电路和时序逻辑电路组合而成

12、某指令系统有200条指令，对操作码采用固定长度二进制编码时，最少需要用（）

A.4B.8C.16D.32

13、假设寄存器R中的数值为200,主存地址为200和300的地址单元中存放的内容分

别是300和400,则（）访问到的操作数为200。

I.直接寻址200

0.寄存器间接寻址（R）

III.存储器间接寻址（200）

IV.寄存器寻址R

A.LIIVB.H、mcm、ivD.只有IV

14、设一个磁盘盘面共有200个磁道，盘面总存储容量60MB,磁盘旋转一周的时间为

25ms,每个磁道有8个扇区，各扇区之间有一间隙，磁头通过每个间除需1.25ms。则

磁盘通道所需最大传输率是（）。

A.10MB/SB.60MB/SC.83.3MB/SD.20MB/S

15、中断服务程序的最后一条指令是（）。

A,转移指令

B.出栈指令

C.中断返回指令

D.开中断指令

二、填空题

16、RISC机器一定是CPU,但后者不一定是RISC机器，奔腾机属于机器

17、计算机软件一般分为两大类：一类叫，另一类叫操作系统属于类。

18、汉字的、、是计算机用于汉字输入、内部处理、输出三种不同

用途的编码。

19、中断处理过程可以嵌套进行，的设备可以中断的中断服务程序。

20、形成指令寻址的方式，称为指令寻址方式，有顺序寻址和寻址两种，使用

来跟踪。

2L在计算机术语中，将和和在一起称为CPU,而将CPU和合在一起

称为主机。

22、为了解决多个同时竞争总线,必须具有部件。

23、虚拟存储器指的是层次，它给用户提供了一个比实际空间大的多

_______空间，

24、存储并按顺序执行，这是冯诺依曼型计算机的工作原理。

25、堆栈是一种特殊的数据寻址方式，它采用原理。按结构不同，分为

堆栈和堆栈。

三、名词解释题

26、软件：

27、温彻斯特技术;

28、指令编码:

29、控制存储器的容量

四、简答题

30、什么是并行处理?

31、计算机指令中一般包含哪些字段？各有什么作用？

32、写出浮点数补码规格化形式°当尾数出现什么形式时需要规格化？如何规格

化？

33、何谓CRT的显示分辨率、灰度级?

五、计算题

34、一个16Kxl6位的存储器.有IKx4位的DRAM芯片，内部结构由64乂64构成,

试问：

1）采用异步刷新方式，如果最大刷新间隔为2m5,则相邻两行之间的刷新

间隔是多少？

2）如果采用集中刷新方式，则存储器刷新一遍最少用多少个存储周期？设

存储器的存储周期为0.5us,”死区“占多少时间？“死时间率”为多少（刷新周

期为2ms）?

35、设有一个1MB容量的存储器，字长为32位，问：

1）若按字节编址，地址寄存器、数据寄存器各为几位？编址范围为多大?

2）若按半字编址，地址寄存器、数据寄存器各为几位？编址范围为多大?

3）若按字编址，地址寄存器、数据寄存器各为儿位？编址范围为多大？

36、某32位计算机，CPU主频为800MHz,Cache命中时的CPI为4,Cache块大

小为32B；主存采用8体交叉存储方式，每个体的存储字长为32位、存储周期为

40ns；存储器总线宽度为32位，总线时钟频率为200MHz,支持突发传送总线事

务。每次读突发传送总线事务的过程包括送首地址和命令、存储器准备数据和传送

数据。每次突发传送32B,传送地址或32位数据均需一个总线时钟周期。请回答下

列问题，要求给出理由或计算过程。

1）CPU和总线的时钟周期各为多少？总线的带宽（即最大数据传输率）为多少?

2)Cache缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？

3)存储器总线完成一次读突发传送总线事务所需的时间是多少？

4)若程序BP执行过程中，共执行了100条指令，平均每条指令需进行1.2次访存,

Cache缺失率为5%,不考虑替换等开销，则BP的CPU执行时间是多少？

六、综合题

37、在信号处理和科学的应用中，转置矩阵的行和列是一个很重要的问题。从局

部性的角度来看，它也很有趣，因为它的引用模式既是以行为主的，也是以列为主

的，例如，考虑下面的转置函数；

l.Tpedefintarraya[2][2]；

2.

3.voidtransposeI(arraydst,arraysrc)

4.(

5.inti,j；

6.for(i=0：i<2：1++)(

7.for（j=0；j<2；j++）{

8.dstg][i]=src[i][j]；

9.)

10.）

11.}

假设在一台具有如下属性的机器上运行这段代码：

sizeof（int）==4o

src数组从地址0开始，dst数组从地址16开始（十进制）。

只有一个L1数据高速缓存，它是直接映射的、直写、写分配，块大小为8个字节。

这个高速缓存总的大小为16个数据字节，一开始是空的。

对src和dst数组的访问分别是读和写不命中的唯一来源。

问题如下；

1）对每个row和col,指明对src[row][col]和dstfrow][col]的访问是命中（h）还

是不命中（m）,例如,读src[0]⑼会不命中,写dst[O][O]也不命中,并将结果填

至下列表格中。

列。列।列0列1

行0tro

tflIfI

2）对于一个大小为32数据字节的高速缓存，指明src和dst的访问命中情况，并将

结果填至下列表格中。

dst散组src效织

列0列1列0列1

ITO行。

If1行1

38、设某机有4个中断源A、B、C、D.其硬件排队优先顺序为A>B>C>D,现要求

将中断处理顺序改为D>A>C>B。

1）写出每个中断源对应的屏蔽字。

2）按图所示的时间轴给出的4个中断源的请求时刻，画出CPU执行程序的轨

迹。设每个中断源的中断服务程序时间均为20s。

程序

।IIII11IIIII111III1_

05|0203040506070809。M

A请求求

D请求

39、在按字节编址的计算机M上，fl的部分源程序（阴影部分）与对应的机器级

代码（包括指令的虚拟地址）如下：其中，机器级代码包括行号、虚拟地址、机器

指令和汇编指令。请回答下列问题

(1)计算机M是RISC还是CISC,为什么？

(2)fl的机器指令代码共占多少字节，要求给出计算过程。

(3)第20条指令cmp通过i减n-l实现对i和n・l的比较。执行fl(0)过程中，当

i二0时，cmp指令执行后，进/借位标志CF的内容是什么？要求给出计算过程6

(4)第23条指令shl通过左移操作实现了power*2运算，在f2中能否也用shl指令

实现power*2运算？为什么？

inifl(unsignedn)

I0040102055pushebp

•••••••••

for(unsignedi=0;i<=n-l;i-H-)

••••••

200040105E394DF4cmpdwordptr[ebp-OCh],ecx

••••・♦

power*=2

♦•••

2300401066DIE2shledx,I

•••

returnsum;

350040I07FC3ret

参考答案

一、选择题

1、D

2、A

3、B

4、A

5、A

6、D、

7、A

8、C

9、B

10、D

11、A

12、B

13、D

14、D

15、C

二、填空题

16、流水CISC

17、系统软件应用软件系统软件

18、输入编码（或输入码）内码（或机内码）字模码

19、优先级高优先级低

20、跳跃程序计数器

21、运算器控制器存储器

22、主设备控制权总线仲裁

23、主存一外存主存虚拟地址

24、程序地址

25、先进后出寄存器存储器

三、名词解释题

26、软件：

由程序构成的系统，分为系统软件和应用软件。

27、温彻斯特技术：

硬盘中采用的一种技术，将磁头、盘片和音圈电机组合在一个密封的盒内，避免产生磁头

与介质的磨损，并且采用接触式后停，

28、指令编码：

将指令分成操作码和操作数地址码的几个字段来编码.

29、控制存储器的容量

取决于指令的数量，每条指令的微程序长度和微指令代码的利用率。

四、简答题

30、答；广义地讲，并行性有两种含义：一是同时性，指两个或多个事件在同一时刻发生;

二是并发性，指两个或多个事件在同一时间间隔内发生。计算机的并行处理技术可贯穿于

信息加工的各个步骤和阶段，概括起来，主要有三种形式：（1）时间并行：指时间重叠,

在并行性概念中引入时间因素，让多个处理过程在时间上相互错开，轮流重叠地使用同一

套硬件设备的各个部分，以加快硬件周转而扁得速度。（2）空间并行；指资源重复，在

并行性概念中引入空间因素，以"数量取胜"为原则来大幅度提高计算机的处理速度。

（3）时间并行+空间并行；指时间重叠和资源重复的综合应用，既采用时间并行性又采

用空间并行性

31、答；包含地址码和操作吗；操作码表示操作的类型；地址码一半表示操作数和操作结

果的存储位置；

32、解析；设浮点数尾数采用双符号位，当尾数呈现OO,lxxx…x或者

ll.Oxxx...*叱即为补码规格化形式。当尾数出现Ol.xx*…乂或IO.XXX.J时，

需要右规一次，即尾数右移一位，阶码加1。当尾数出现00.0乂乂乂…乂或

ll.lxxx...x时，需要左规N次（N不定），尾数每左移一位，阶码减L直到尾数

呈现规格化形式为止。

33、答：分辨率是指显示器所能表示的像素个数。像素越密，分辨率越高，图像越清晰。

分辨率取决于显像管荧光粉的粒度、荧光屏的尺寸和CRT电子束的聚焦能力。同时刷新

存储器要有与显示像素数相对应的存储空间，用来存储每个像素的信息。

灰度级是指黑白显示器中所显示的像素点的亮暗差别，在彩色显示器中则表现为颜色的不

同。灰度级越多，图像层次越清楚逼真。

五、计算题

34、解析：不论采用何种刷新方式，刷新都是从单个芯片的存储容量着手。

1）采用异步刷新方式，在2ms时间内把芯片的64行刷新一遍，相邻两行之间的刷

新间隔二2ms/64=31.25g可取的刷新间隔为31必。

2）如果采用集中刷新方式，则存储器刷新一遍最少用64个存储周期，因为存储器

的存储周期为0.54S,则"死区”=0.5HSX64=324S,”死时间

率"=32MS/2000/ZSX100%=I.6%.

35、解析；字长为32位，若按半字编址，则每个存储单元存放16位；若按字编址,

则每个存储单元存放32位。

1)若按字节编址，lMB=220x8bit,地址寄存器为20位，数据寄存器为8

位，编址范围为00000H~FFFFFH.

2)若按半字编址，lMB=20x8bit=2i9xl6bit,地址寄存器为19位，数据

寄存器为16位，编址范围为00000H〜7FFFFH。

3)若按字编址，lMB=20X8bit=218x32bit,地址寄存器为18位，数据寄

存器为32位，编址范围为00000H~3FFFFH。

归纳总结：主存容量确定后，编址单位越大，对应的存储单元数量就越少。

因此，随着编址单位的变大，地址寄存器的位数减少，数据寄存器的位数增加。其

实这个可以这么来理解，医院需要放置1000个床位，每个房间放的床位多了，需

要的房间自然就少了。

36、解析：

1)CPU的时钟周期为1/800MHZ=1.25ns。

总线的时钟周期为l/200MHz=5ns。

总线带宽为4Bx200MHz=800MB/s或4B/5ns=800MB/s.

2)因为每次读突发传送32B,而Cache块大小恰好是32B,所以只需要1个

读突发传送总线事务来完成一个主存块的读取6

3)一次读突发传送总线事务包括一次地址传送和32B数据传送：用1个总线

时钟周期传输地址，即5ns：首先，根据低位交叉存储器的工作原理，数据全部读

出需要40ns+(8-1)x5ns=75nso但是，在第40ns时，数据的读取与传输是可

以重叠的，所以只需要加上最后一个体读出的数据的传输时间即可，即5ns。故读

突发传送总线事物时间为5ns+75ns+5ns=85ns。

4)BP的CPU执行时间包括Cache命中时的指令执行时间和Cache缺失时带

来的额外开销。命中时的指令执行时间；100x4x|,25ns=500ns。指令执行过程

中Cache缺失时的额外开销：1.2乂100乂5%乂85ns=510ns。可得，BP的CPU执行

时间：500ns+510ns=1010ns<.

六、综合题

37、解析:

1)解决这个问题的关键是想象出如图所示的关系图。

注意：每个高速缓存行只包含数组的一个行，高速缓存正好只够保存一个数

组，而且对王所有isrc和dst的行i都映射到同一个高速缓存行(0%2=0,1%2=1,

2%2=0,3%2=1)o

因为高速缓存不够太，不足以容纳这两个数组，所以对一个数组的引用总是驱逐出

另一个数组的有用的行。具体过程如下；

II位1位12位

标记位组号贝内地址

dstO][i]=src[i]。语包先访问src[i][i]再将其存储到dst[j][i]

访问命中否访问用LineO中内容访向用Lincl中内容

>rc[O][O]mgo】

mdsl(O]

src[O]|llm«(0]

面⑴⑼msrc[0]㈣1]

5r叩勒msrc[O]src[l]

dstfOHI]mdst[O]src[l]

hdst[Ojsrc[l)

dsl(l](l]mdst(O]面⑴

说明如下，

①访问src[O][O],不命中，将src[O]调入高速缓存的Line。。

②访问dst[O][O],不命中,将dst[O]调入高速缓存的Line。，换出src[O]0

③访问src[O][l],不命中,将s©0]调入高速缓存的Line。,换出dst[O]。

④

dscOsrc数蛆

列0列1列0列1

行。mmtf0mm

行1mm行Imh

2）当高速缓存为32B时，它足够大，能容纳这两个数组。因此所有不命中都是开

始时的不命中。关系如图所示C

Y.U--速援存

0

LincO

srj

------------------------------l.inel

;I6

Line2

dsh

LineJ

访时M嗒Lind)LinclIuie2hne3

go眄m岬]

岬㈣mgo]ds(O)

E0】[i]hmfO]岬1

dsitlHO]msrc[O](M01d«(ll

msrc[0]“叩]<M0]MU

hsfc[O]«e|l]ds(01Mil

srcfini]hsrc(O)src(l)dst(O]

<MHIIIh«(0]sre|l]dst(O)㈣i]

dstfim