第10章-门电路和组合逻辑电路

第10章

门电路和组合逻辑电路学习要点基本逻辑运算逻辑门电路的工作原理组合逻辑电路的分析与设计加法器、编码器、译码器、数据选择器1．数字信号与数字电路2．数字电路的分类按电路结构不同，分为分立元件数字电路和集成数字电路。按所用器件制作工艺不同，分为双极型和单极型。按电路结构和工作原理不同，分为组合逻辑电路和时序逻辑电路。第10章

门电路和组合逻辑电路10.1数字电路概述10.1.1数字电路的特点模拟信号：在时间和幅值上都为连续的信号。模拟电路：处理和传输模拟信号的电路。数字信号：在时间和幅值上都为离散的信号。数字电路：处理和传输数字信号的电路。3.数字电路的优点数字电路便于集成化数字电路工作可靠性高。数字信息便于长期保存。数字集成电路产品系列多、通用性强、成本低。数字电路的保密性好4.数字电路的特点1）数字电路的工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号和输出信号之间的逻辑关系。它的数学分析工具是逻辑代数。3）数字电路大多处理“二值逻辑”问题，可用电路的两种截然不同的状态来表述，因此，数字电路可以进行逻辑运算与判断。10.1.2常用数制和码制数制：多位数码中每一位的构成方法及低位向相邻高位的进位规则。码制：在编制代码时所遵循的规则。1.进位计数制进位制：一种按进位方式实现计数的制度。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。基数：在该进位制中可能用到的数码个数。十进制的基数是10，二进制的基数是2，八进制的基数是8，十六进制的基数是16。位权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。常用的进位制有十进制、二进制、八进制和十六进制2.不同数制间的转换非十进制数转换为十进制数——多项式替代法原理：任何一个数都可以写成以基数为底的幂求和的展开式，即按位权展开表示。例如：二进制数展开(1011.01)2=1×23+0×22+1×21+1×20+0×2-1+1×2-2=(11.25)10八进制数展开(1101)8=1×83+1×82+0×81+1×80=(577)10十六进制数展开(E36)16=14×162+3×161+6×160=(3638)10十进制数转换为非十进制数（1）整数部分的转换：除基取余法。（2）小数部分的转换：乘基取整法【例10-1】

将十进制数23.59375转换为八进制数、二进制数和十六进制数。解：

故

（23.59375）10=(27.46)8又

(27.46)8=（10111.10011）2=(17.98)16因此

（23.59375）10=（10111.10011）2=(17.98)16二进制与其他进制的转换（1）二进制与八进制的转换：三位二进制数对应一位八进制数(415)8=(100001101)2(010110111)2=(267)8（2）二进制与十六进制的转换：四位二进制数对应一位十六进制数(10010111)2=(97)16(6F)16=(01101111)23.二进制代码

用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为二进制代码。1）二-十进制代码

用4位二进制数b3b2b1b0来表示十进制数中的

0~9十个数码。简称BCD码。2）可靠性代码（1）格雷码（葛莱码、循环码）（2）奇偶校验码10.2逻辑代数基础10.2.1基本逻辑运算1.概述逻辑：一定的因果关系。逻辑代数是描述客观事物逻辑关系的数学方法，是进行逻辑分析与综合的数学工具。因为它是英国数学家乔治·布尔(GeorgeBoole)于1847年提出的,所以又称为布尔代数。逻辑代数有其自身独立的规律和运算法则，不同于普通代数。相同点：都用字母A、B、C……表示变量；不同点：逻辑代数变量的取值范围仅为“0”和“1”，且无大小、正负之分。逻辑代数中的变量称为逻辑变量。“0”和“1”表示两种不同的逻辑状态：是和非、真和假、高电位和低电位、有和无、开和关等等。1）与逻辑（与运算）及与逻辑的定义2.三种基本的逻辑运算仅当决定事件（Y）发生的所有条件（A，B，C，…）均满足时，事件（Y）才能发生；其中任何一个条件不满足，事件就不会发生。这种因果关系，叫做与逻辑，串联开关控制电路与逻辑关系表开关A开关B灯Y断断灭断通灭通断灭通通亮与逻辑真值表ABY000010100111设定逻辑变量并状态赋值：逻辑变量：A和B，对应两个开关的状态；

1－闭合，0－断开；逻辑函数：Y，对应灯的状态，

1－灯亮，0－灯灭。逻辑表达式：

Y＝A·B＝AB符号“·”读作“与”（或读作“逻辑乘”）；在不致引起混淆的前提下，“·”常被省略。实现与逻辑的电路称作与门，与逻辑和与门的逻辑符号如图1-1(b)所示，符号“&”表示与逻辑运算。与逻辑的逻辑符号2）或逻辑（或运算）及或逻辑的定义当决定事件（Y）发生的各种条件（A，B，C，…）中，只要有一个或多个条件具备，事件（Y）就发生。否则，事件就不发生。这种因果关系，称为或逻辑，也叫或逻辑关系。并联开关控制电路或逻辑关系表开关A开关B灯Y断断灭断通亮通断亮通通亮或逻辑真值表ABY000011101111逻辑表达式：

Y＝A＋B符号“＋”读作“或”（或读作“逻辑加”）。实现或逻辑的电路称作或门，或逻辑和或门的逻辑符号如图1-2(b)所示，符号“≥1”表示或逻辑运算。或逻辑符号3）非逻辑（非运算）当决定事件（Y）发生的条件（A）满足时，事件不发生；条件不满足，事件反而发生。这种因果关系，称为非逻辑。非运算开关控制电路图非逻辑关系开关A灯Y断亮通灭非逻辑真值表开关A灯Y断亮通灭逻辑表达式：

符号“—”读作“非”。实现非逻辑的电路称作非门，非逻辑和非门的逻辑符号如图1-3(b)所示。逻辑符号中用小圆圈“。”表示非运算，符号中的“1”表示缓冲。非逻辑符号3.几种导出的逻辑运算（复合逻辑运算）1）与非、或非、与或非运算与非：先与后非，逻辑函数表达式为：ABY001011101

110表10-9与非逻辑真值表图10-8

与非门逻辑符号ABY001010100

110或非：先或后非，逻辑函数表达式为：表10-10或非逻辑真值表与或非：先与再或后非，逻辑函数表达式为：图10-9

或非门逻辑符号2）异或逻辑与同或逻辑ABY000011101

110异或逻辑关系为：输入逻辑变量A、B不同时，输出Y为1，否则为0.表10-11异或逻辑真值表图10-11

异或门逻辑符号逻辑函数表达式为：同或逻辑关系为：输入逻辑变量A、B相同时，输出Y为1，否则为0。逻辑函数表达式为：ABY001010100

111表10-12同或逻辑真值表图10-12

同或门逻辑符号10.2.2逻辑代数的基本公式、定理和规则1.逻辑代数的基本公式与运算：0•0=00•1=01•0=01•1=1或运算：0+0=00+1=11+0=11+1=1非运算：

2）逻辑变量、常量运算公式

互补律：等幂律：双重否定律：0-1律：1）逻辑常量运算公式1）交换律、结合律与分配率结合律：分配律：2）还原率、吸收律与冗余率吸收率：冗余律：3）摩根定律交换律：还原律：反演律（摩根定律）：2.逻辑代数的基本定律

对于任何一个逻辑等式，以某个逻辑变量或逻辑函数同时取代等式两端任何一个逻辑变量后，等式依然成立。例如，在反演律中用BC去代替等式中的B，则新的等式仍成立：（1）代入规则3.逻辑代数的三个重要规则（2）反演规则

将一个逻辑函数L进行下列变换：

·→＋，＋→·；

0→1，1→0

原变量→反变量，反变量→原变量。所得新函数表达式叫做Y的反函数，用表示。

利用反演规则，可以非常方便地求得一个函数的反函数

在应用反演规则求反函数时要注意以下两点：1）保持运算的优先顺序不变，必要时加括号表明。2）变换中，几个变量（一个以上）的公共非号保持不变。（3）对偶规则

将一个逻辑函数L进行下列变换：

·→＋，＋→·

0→1，1→

所得新函数表达式叫做Y的对偶式，用表示。

对偶规则的基本内容是：如果两个逻辑函数表达式相等，那么它们的对偶式也一定相等。例如

10.2.3逻辑函数的表示方法1．逻辑函数的建立1）逻辑函数表达式：由逻辑变量和与、或、非三种运算符连接起来所构成的式子。在逻辑函数表达式中，等式右边的字母A、B、C…等称为输入逻辑变量，等式左边的字母Y称为输出逻辑变量，字母上面没有非运算符的叫做原变量，有非运算符的叫做反变量。2）逻辑函数：如果对应于输入逻辑变量A、B、C…的每一组确定值，输出逻辑变量Y就有唯一确定的值，则称Y是A、B、C…的逻辑函数。记为3）逻辑函数相等的概念：设有两个逻辑函数它们的变量都是A、B、C…，如果对应于变量A、B、C…的任何一组变量取值，Y1和Y2的值都相同，则称Y1和Y2是相等的，记为Y1=Y2。2.逻辑函数的表示方法（1）真值表：将输入变量所有取值下对应的输出值找出来，列成表格，即得真值表。（2）逻辑函数式：将输出与输入之间的逻辑关系写成与、或、非的运算组合形式。（3）逻辑图用图形符号表示逻辑函数中的与、或、非等关系。（4）卡诺图（后节介绍）10.2.4逻辑函数的化简1.逻辑函数的公式化简法（1）化简逻辑函数的意义若逻辑函数表达式越简单，则实现它的电路越简单。从而可以节约器件、降低成本，提高电路的稳定性。此外，为了配合手头现有的数字集成电路器件的品种类型，也需要将函数式做一些变换。（2）逻辑函数表达式的基本形式和变换常见的逻辑形式有5种：与或表达式、或与表达式、与非-与非表达式、或非-或非表达式、与或非表达式。例如①与或表达式：②或与表达式：③与非-与非表达式：④或非-或非表达式：⑤与或非表达式：1）化简的意义与标准（3）逻辑函数的最简形式最简与-或表达式的规定：①逻辑函数表达式中的乘积项（与项）的个数最少；②每个乘积项中的变量数也最少的与或表达式。例如2）逻辑函数的公式化简法（1）并项法利用公式，将两项合并为一项，并消去一个变量。（2）吸收法①利用公式Ａ＋AB＝A，消去多余的项。②利用公式，消去多余的变量。（3）配项法①利用公式=1，为某一项配上其所缺的变量。

②利用公式A＋A＝A，为某项配上其所能合并的项。（4）消去冗余项法利用冗余律，将冗余项BC消去。

3）代数化简法举例【例10-2】化简函数解：（1）先求出Y的对偶函数Y’，并对其进行化简。（2）求Y’的对偶函数，便得Ｙ的最简或与表达式。2.逻辑函数的卡诺图化简法1)最小项与卡诺图（1）逻辑函数的最小项及其性质①最小项：如果一个函数的某个乘积项包含了函数的全部变量，其中每个变量都以原变量或反变量的形式出现，且仅出现一次，则这个乘积项称为该函数的一个标准积项，称为最小项。三个变量A、B、C可组成8个最小项②最小项的表示方法：用符号mi来表示。下标i的确定：把最小项中的原变量记为1，反变量记为0，当变量顺序确定后，可以按顺序排列成一个二进制数，则与这个二进制数相对应的十进制数，就是这个最小项的下标i。三个变量A、B、C的8个最小项可以分别表示为③最小项的性质：a．任意一个最小项，仅一组变量取值使其为1，而其余各项的取值均使它的值为0；b．不同的最小项，使它的值为1的那组变量取值也不同；c．任意两个不同的最小项的乘积必为0；d．全部最小项的和必为1。（2）卡诺图①相邻最小项：如果两个最小项中只有一个变量为互反变量，其余变量均相同，则这样的两个最小项为逻辑相邻，并把它们称为相邻最小项，简称相邻项。

②最小项的卡诺图表示卡诺图的构成：将逻辑函数真值表中的最小项重新排列成矩阵形式，并且使矩阵的横方向和纵方向的逻辑变量的取值按照格雷码的顺序排列，这样构成的图形就是卡诺图。a．二变量卡诺图，每个两变量的最小项有2个最小项与它相邻；b．三变量卡诺图，每个三变量的最小项有3个最小项与它相邻；c．四变量卡诺图，每个四变量的最小项有4个最小项与它相邻，最左列的最小项与最右列的相应最小项也是相邻的，最上面一行的最小项与最下面一行的相应最小项也是相邻的，对角的两个最小项也是相邻的。2）用卡诺图表示逻辑函数（1）逻辑函数的标准与-或式（最小项表达式）（2）用卡诺图表示逻辑函数【例10-3】试填出的卡诺图。解：直接观察法填卡诺图，分别填每一个与项。如图10-17所示。项对应的最小项方格是（00）一行和（00，01）项是（00，01）两行和CD（11）一列相交对应的方格中填1；项是在（10）一行中填满四个1；项是在A（11，10）两行和C（11，10）两列相交的四个格中填1。两列相交对应的方格中填1；3）用卡诺图化简逻辑函数（图形化简法）（1）卡诺图的性质①2个（21个）相邻方格的最小项可以合并为一项。②4个（22个）相邻且排成一个矩形组的最小项可以合并为一项。③8个（23个）相邻且排成一个矩形组的最小项可以合并为一项。（2）用卡诺图化简逻辑函数表达式的步骤和规则①画出逻辑函数的卡诺图②合并卡诺图中的相邻最小项·新画的包围圈中必须有未被圈过1的方格，否则该包围圈是多余的。·包围圈的个数尽量少，这样逻辑函数的与项就少。·画包围圈时应遵从由少到多的顺序圈。·包围圈尽量大，这样消去的变量就多，与门输入端的数目就少。③将合并化简后的各与项逻辑加，便为所求逻辑函数最简与-或式。【例10-4】用图形法求下式的最简与或表达式。解：4）含有无关项的逻辑函数的化简（1）逻辑函数中的无关项与所讨论的逻辑问题没有关系的变量取值组合所对应的最小项。（2）利用无关项化简逻辑函数【例10-5】判断一位十进制数是否为偶数。解：输入变量A，B，C，D取值为0000～1001时，逻辑函数Y有确定的值，根据题意，偶数时为1，奇数时为0。A，B，C，D取值为1010～1111的情况不会出现或不允许出现，对应的最小项属于随意项。用符号“φ”、“×”或“d”表示。随意项之和构成的逻辑函数表达式叫做随意条件或约束条件，用一个值恒等于0的条件等式表示。这样，含有随意条件的逻辑函数可以表示成如下形式：不利用随意项的化简结果为利用随意项的化简结果为10.3基本逻辑门电路门电路：用以实现基本和常用逻辑运算的电子电路正逻辑：用逻辑1和0分别来表示电子电路中的高、低电平的方式。10.3.1与门电路表10-15与门电平关系表UAUBUY000.70+30.7+300.7+3+3+3.7表10-16与逻辑真值表ABY00001010011110.3.2或门电路表10-17或门电平关系表UAUBUY00-0.70+3+2.3+30+2.3+3+3+2.3表10-18或逻辑真值表ABY00001110111110.3.3非门电路表10-19非门电平关系表UAUY0+5+50.3表10-20非逻辑真值表UAUY011010.3.4组合逻辑门电路1.与非门电路2.或非门电路10.4组合逻辑电路的分析与设计组合逻辑电路：若一个数字逻辑电路在某一时刻的输出，仅仅取决于这一时刻的输入状态，而与电路原来的状态无关，则该电路称为组合逻辑电路。组合电路主要有编码器、译码器、数据选择器、数据分配器、加法器、数值比较器等。组合逻辑电路的结构特点：只能由门电路组成，电路的输入与输出无反馈路径，电路中不包含记忆单元。10.4.1组合逻辑电路的分析1.基本分析方法组合逻辑电路的分析可按以下步骤进行。（1）根据逻辑图，从输入到输出逐级写出逻辑函数表达式，直至写出输出端的逻辑函数表达式。（4）根据真值表，确定电路的逻辑功能。（2）利用逻辑代数法或卡诺图，将输出逻辑函数表达式化简成最简与或逻辑函数表达式。（3）根据输出的最简与或表达式列真值表。2．分析举例【例10-6】逻辑电路如图10-26所示，试分析电路的逻辑功能。逻辑函数表达式：最简与-或表达式：表10-21真值表ABCY00010011010101111001101111001110逻辑功能：A、B中只要一个为0，Y=1；A、B全为1时，Y=0。所以Y和A、B的逻辑关系为与非运算的逻辑关系。10.4.2组合逻辑电路的设计1.基本设计方法（4）根据最简表达式画出逻辑电路图

（1）根据实际问题对逻辑功能的要求，列出输入变量和输出变量的真值表；（2）由真值表写出输出逻辑函数的与或表达式；（3）用代数法或卡诺图法对所得的逻辑函数进行化简或变换，得到所需的最简表达式；2.组合逻辑电路的设计举例【例10-7】用与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。解：设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑要求列出真值表10-22。表10-22真值表ABCYABCY00000101001100001001011101110111逻辑函数表达式

最简与-或表达式例10-7逻辑电路图逻辑变换10.5加法器10.5.1半加器只考虑两个一位二进制数的相加，而不考虑来自低位进位数的运算电路，称为半加器。设两个加数输入端为A、B，半加和的输出端为S，向高位进位端为C。1）半加器真值表ABSC00000110101011012）输出逻辑函数3）逻辑图和逻辑符号10.5.2全加器Ai、Bi：加数，Ci-1：低位来的进位，Si：本位的和，Ci：向高位的进位。表10-24全加器真值表Ai

Bi

Ci-1Si

Ci00000101001110010111011100101001100101112）输出逻辑函数（利用卡诺图化简）3）全加器的逻辑图和逻辑符号10.6编码器10.6.1普通编码器1.二进制编码器能够将各种输入信息编成二进制代码的电路称为二进制编码器。【例10-8】试设计三位二进制编码器。解：3位二进制编码器，应有8个输入端和3个输出端，这种编码称为8/3线编码。列8线/3线编码的真值表：输入II7I6I5I4I3I2I1I0输

出Y2Y1Y00000000100000010000001000000100000010000001000000100000010000000000001010011100101110111表达式逻辑图2.二-十进制编码器能够用4位二进制数代码对1位十进制数码进行编码的电路。【例10-9】试设计二-十进制编码器编码器。真

值

表输

入I输

出Y3Y2Y1Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0000000100100011010001010110011110001001解：十进制有十个数码，即十个输入信号，可以用4位二进制编码输出，这种编码称为10线/4线编码。表达式：逻辑图10.6.2优先编码器当多个信号同时输入时，只对输入信号中优先级别最高的信号进行编码，这样的编码电路称为优先编码器。【例10-10】试设计10线/4线优先编码器（8421BCD码优先编码器）解：列出优先编码器真值表（设优先级别从Y9至Y0递降）：在编码表中，输入信号“×”处，均表示被排斥的。输入YY9Y8Y7Y6Y5Y4Y3Y2Y1Y0输

出DCBA0000000001000000001×00000001×

×0000001×

×

×000001×

×

×

×00001×

×

×

×

×0001×

×

×

×

×

×001×

×

×

×

×

×

×01×

×

×

×

×

×

×

×1×

×

×

×

×

×

×

×

×0000000100100011010001010110011110001001表达式：逻辑图10.7译码器10.7.1二进制译码器【例10-11】设计一个把3位二进制输入信号翻译成8个输出信号而且正电平有效的译码器。解：A2、A1、A0为二进制译码器输入端，Y0~Y7为译码器输出端（正电平有效）。真值表真

值

表输

入A2A1A0输

出Y7Y6Y5Y4Y3Y2Y1Y00000010100111001011101110000000100000010000001000000100000010000001000000100000010000000表达式：Y0=Y1=Y2=Y3=Y4=Y5=Y6=Y7=电路图10.7.2二-十进制译码器把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。【例10-12】试设计一个4线-10线译码器。解：输入8421BCD代码；输出采用低电平有效。

真值表A3A2A1A0

0000000100100011010001010110011110001001011111111110111111111101111111111011111111110111111111101111111111011