2021年燕山大学软件工程专业《计算机组成原理》科目期末试卷B(有答案)

2021年燕山大学软件工程专业《计算机组成原理》科目期末试卷B

（有答案）

一、选择题

1、主存按字节编址，地址从0A4000H到0CBFFFH,共有（）字节；若用存储容量为

32Kx8位的存储芯片构成该主存，至少需要（）片。

A.80K,2B.96K,2C.160K,5C.192K,5

2、主存储器主要性能指标有（）。

1.存储周期n.存储容量m.存取时间iv.存储器带宽

A.Lin

B.Lin、IV

C.Lin、iv

D.全部都是

3、下列关于定点数原码一位乘算法的描述正确的是（）。

I.符号位不参加运算，根据数值位的乘法运算结果确定结果的符号位

n.在原码一位乘算法过程中，所有移位均是算术移位操作

HL假设两个n位数进行原码一位乘，部分积至少需要使用n位奇存器

A.II,mC.只有HIB.只有DID.全错

4、在补码加减交替除法中，参加操作的数和商符分别是（）o

A.绝对值的补码在形成商值的过程中自动形成

B.补码在形成商值的过程中自动形成

C.补码由两数符号位"异或"形成

D.绝对值的补码由两数符号位"异或"形成

5、下列为8位移码机器数冈秘，当求M移时，（）将会发生溢出。

A.11111111B.00000000C.10000000D.011I1I11

6、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36

根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）

A.32bit264MB/SB.20bit254MB/SC.20bit264MB/SD32bit254MB/S

7、按数据传送格式，总线常被划分为（）。

A.并行总线与串行总线

B,同步总线与异步总线

C.系统总线与外总线

D,存储总线与I/O总线

8、将高级语言源程序转换为机器目标代码文件的程序是（）。

A.汇编程序B,链接程序C编译程序D,解释程序

9、CPU中不包括（）。

A.操作码译码器

B.指令寄存器

C地址译码器

D通用寄存器

10、在程序执行过程中，（）控制计算机的运行总是处于取指令、分析指令和执行指令

的循环之中。

A.控制器B.CPUC.指令存储器D.指令译码器

11、某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间（忽略各功能段

之间的缓存时间）分别为90ns,80ns、70ns和60ns,则该计算机的CPU时钟周期至

少是）（）。

A.90nsB.80nsC.70nsD.60ns

12、假设某指令的一个操作数采用变址寻址方式，变址寄存器中的值为007CH,地址

007cH中的内容为0124H,指令中给出的形式地址为B000H,地址B000H中的内容为

C000H,则该操作数的有效地址为（）o

A.B124HB.CI24HC.B07CHD.CO7CH

13、下列寻址方式中，最适合按下标顺序访问一维数组的是（）。

A.相对寻址B.寄存器寻址C.直接寻址D.变址寻址

14、下列选项中，用于提高RAID可靠性的措施有（）。

I.磁盘镜像

IL条带化

m.奇偶校验

IV,增加Cache机制

A.仅I,IIB.仅I,mC.仅I,III,IVD.仅n.、HI,IV

15、在具有中断向量表的计算机中，中断向量地址是（〉o

A•子程序入口地址

B.中断服务程序入口地址

C.中断服务程序入口地址的地址

D,例行程序入口地址

二、填空题

16、CPU能直接访问和，但不能直接访问磁盘和光盘。

17、由于存储器芯片的容量有限，所以往往需要在和两方面进行扩充才能满

足实际需求。

18、直接内存访问（DM）方式中，DM控制器从CPU完全接管对的控制，数据

交换不经过CPU,而直接在内存和之间进行。

19、相联存储器是按访问的存储器，在cache中用来存放,在虚拟存

储器中用来存放.

20、多媒体CPU是带有技术的处理器，它是一种多媒体扩展结构技术，特别适合

于处理。

21、指令字长度有、、三种形式。

22、按IEEE754标准，一个浮点数由、、三个域组成。

23、虚拟存储器指的是层次，它给用户提供了一个比实际空间大的多

_______空间。

24、微程序设计技术是利用方法设计的一门技术。

25、目前的CPU包括、和cache、

三、名词解释题

26、机器零;

27、分辨率:

28、相联存储器:

29、主设备:

四、简答题

30、简要说明CPU与I/O设备之间传递信息可采用哪几种联络方式，他们分别用于什么

场合？

31、水平型微指令;

32、半导体存储器芯片的译码驱动方式有几种?

33、零地址指令的操作数来自哪里？？各举一例说明。

五、计算题

34、假设磁盘存储器转速为3000r/min,分8个扇区，每扇区存储1KB,主存与磁

盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时

间为25s。

试问：是否可采用一条指令执行结束时响应DMA请求的方窠，为什么？若不行，

应采用什么方案？

35、某计算机采用5级指令流水线，如果每级执行时间是2ns,求理想情况下该流

水线的加速比和吞吐率。

36、假设某字长为8位的计算机中，带符号整数采用补码表示，x=-68,y=-80,x

和y分别存放在寄存器A和B中。请回答下列问题（要求最终用十六进制表示二进制

序列）：

1）寄存器A和B中的内容分别是什么？

2）若x和y相加后的结果存放在寄存器C中，则寄存器C中的内容是什么？运

算结果是否正确？此时，溢出标志（OF）、符号标志（SF）和零标志（ZF）各是

什么？加法器最高位的进位C。是什么？

3）若x和y相减后的结果存放在寄存器D中，则寄存器D中的内容是什么？运

算结果是否正确？此时，溢出标志（OF）、符号标志（SF）和零标志（ZF）各是

什么？加法器最高位的进位Cn是什么？

4）若将加法器最高位的进位Cn作为进位标志（CF）,则能否直接根据CF的

值对两个带符号整数的大小进行比较？

六、综合题

37、某计算机采用页式虚拟存储管理方式，按字节编址，虚拟地址为32位，物理

地址为24位，页大小为8KB:TLB采用全相联映射。；Cache数据区大小为64KB,按2

路组相联方式组织，主存块大小为64B。存储访问过程的示意图如图所示。

请回答下列问题。

1)图中字段A~G的位数各是多少？TLB标记字段B中存放的是什么信息？

2)将块号为4099的主存块装入到Cache中时，所映射的Cache组号是多少?

对应的H字段内容是什么？

3)Cache缺失处理的时间开销大还是缺页处理的时间开销大？为什么？

4)为什么Cache可以采用直写(WriteThrough)策略，而修改页面内容

时总是采用回写(WriteBack)策略？

38、某16位计算机的主存按字节编码，存取单位为16位：采用16位定长指令字格

式：CPU采用单总线结构，主要部分如下图所示。图中R0~R3为通用寄存器：T为

暂存器；SR为移位寄存器，可实现直送(mov)、左移一位.(left)和右移一位

(right)3种操作，控制信号为SRop,SR的输出由信号SRout控制：ALU可实现

直送A(mova)、A加B(add)、A减B(sub)、A与B(and)、A或B(or)、

非A(not)、A加1(inc)7种操作,控制信号为ALUop。请回答下列问题。

1)图中哪些寄存器是程序员可见的？为何要设置暂存器T?

2)控制信号ALUop和SRop的位数至少各是多少？

3)控制信号SRout所控制部件的名称或作用是什么？

4)端点①〜⑨中，哪些端点须连接到控制部件的输出端？

5)为完善单总线数据通路，需要在端点①~⑨中相应的端点之间添加必要的连线。

写出连线的起点和终点，以正确表示数据的流动方向。

6)为什么二路选择器MUX的一个输入端是2?

39、假设某计算机的CPU主频为80MHz,CPI为4,并且平均每条指令访存1.5次,

主存与Cache之间交换的块大小为16B,Cache的命中率为99%,存储器总线的宽

度为32位。请回答以下问题：

1）该计算机的MIPS数是多少？平均每秒Cache缺失的次数是多少？在不考虑

DMA传送的情况下，主存带宽至少达到多少才能满足CPU的访存要求？

2）假定在Cache缺失的情况下访问主存时，存在0.0005%的缺页率，则CPU平均

每秒产生多少次缺页异常？若页面大小为4KB,每次缺页都需要访问磁盘，访问磁

盘时DMA传送采用周期挪用的方式，磁盘I/。接口的数据缓冲寄存器为32位，则

磁盘1/0接口平均每秒发出的DMA请求次数至少是多少？

3)CPU和DMA控制器同时要求使用总线传输数据时，哪个优先级更高？为什么？

4)为了提高性能，主存采用4体低位交叉存储模式，工作时每1/4个存储周期启动

1个体，若每个体的存储周期为50ns,则该主存能够提供的最大带宽是多少？

参考答案

一、选择题

1、C

2、D

3、D

4、B

5、B

6、A

7、A

8、C

9、C

10、A

11、A

12、C

13、D

14、B

15、C

二、填空题

16、cache主存

17、存取时间存储周期存储器带宽

18、总线I/O设备（或输入输出设备）

19、内容行地址表段表、页表和快表

20、MMX图像数据

21、单字长半字长双字长

22、符号位阶码尾数

23、主存一外存主存虚拟地址

24、软件操作控制器

25、控制器运算器

三、名词解释题

26、机器零：

在浮点数据编码中，阶码和尾数都全为0时代表的。值。

27、分辨率：

衡量显示器显示清晰度的指标，以象素的个数为标志。

28、相联存储器：

一种按内容访问的存储器，每个存储单元有匹配电路，可用于是cache中杳找数据。

29、主设备:

获得总线控制权的设备

四、简答题

30、答：CPU与I/O之间传递信息常采用三种联络方式：直接控制（立即响应）、同步、

异步。

适用场合分别为：直接控制适用于结构极简单、速度极慢的I/O设备，CPU直接控制外设

处于某种状态而无须联络信号。

同步方式采用统一的时标进行联络，适用于CPU与I/O速度差不天，近距离传送的场合。

异步方式采用应答机制进行联络，适用于CPU与1/0速度差较大、远距离传送的场合。

31、答；水平型微指令的特点是一次能定义并执行多个并行操作的微命令。从编吗方式看,

直接编码、字段直接编码、字段间接编码以及直接和字段混合编码都属水平型微指令。其

中直接编码速度最快，字段编码要经过译码，故速度受影响。

32、答；半导体存储器芯片的译码驱动方式有两种；线选法和重合法。线选法；地址译码

信号只选中同一个字的所有位，结构简单，费器材；重合法：地址分行、列两部分译码，

行、列译码线的交叉点即为所选单元。这种方法通过行、列译码信号的重合来选址，也称

矩阵译码。可大大节省器材用量，是最常用的译码驱动方式。

33、答：零地址指令的操作数来自ACC,为隐含约定。在一地址指令中，另一个操作数

的地址通常可采用ACC隐含寻址方式获得。

五、计算题

34、解析：磁盘存储器转速为3000r/min,即50r/s.每转传送的数据为

8xlKB=8KB,所以数据传输率为8KBx50r/s=400KB/s.l6位数据的传输时间二16

位/(4Q0KB/S)=2B/(400KB/S)=5向由于5的远小于25s,因此不能采用一

条指令执行结束响应DMA的请求方案。应采用每个CPU机器底期末查询及响应

DMA的请求方案。

35、44.解析：流水线的加速比指采用流水线技术时指令的执行速度与等效的不采

用流水线技术的指令执行速度之比，理想情况加速比等于流水线的级数。吞吐率指

每秒钟能处理的指令数量。本题中计算机采用5级指令流水线，所以理想情况下加

速比等于5。现在每完成一条指令的时间是2n5,则最大吞吐率等于l/2ns=5x10,

36、解析：

1)[-68],h=[-1000100B]?t.=10111100B=BCHo

[-80]H=[-1010000B]„=10110000B=B0HO

所以，寄存器A和寄存器B中的内容分别是BCH和BOH。

2)©[x+y]H=[x]?h+[y]tt=10111100B+10110000B=(1)0110100B=6CH,最

高位前面的一位1被丢弃，因此，寄存器C中的内容为6CH。

2②寄存器C中的内容为6CH,对应的真值为+108,而x+y的正确结果应是-68+

(-80)-148,故结果不正确。

③溢出标志位(OF)可采用以下任意一条规则判断得到6

规则L若两个加数的符号位相同，但与结果的符号位相异，则溢出。

规则2：若最高位上的进位和次高位上的进位不同，则溢出。

通过这两个规则都能判断出结果溢出，即溢出标志位(OF)为1,说明寄存器C中

的内容不是正确的结果。结果的第一位0为符号标志(SF),表示结果为整数。因

为结果不为0,所以零标志ZF=0。

综上，溢出标志(OF)为L符号标志(SF)为0,零标志(ZF)为0。

④加法器最高位向前的进位Cn为I。

3)©[x-y]=[x]>F+[-y]#=10111100B+01010000B=(1)

OOOOHOOB=OCH,最高位前面的一位1被丢弃，因此，寄存相D中的内容为CH。

②对应的真值为+12,结果正确。

③两个加数的符号位相异一定不会溢出，因此溢出标志(0F)为0,说明寄

存器D中的内容是真正的结果：结果的第一位0为符号标志(SF),表示结果为正

数：因为结果不为0,所以零标志ZF=0。

综上，溢出标志(OF)为0,符号标志(SF)为0,零标志(ZF)为0。

④加法器最高位向前的进位Ca为1。

4)从2)和3)的例子就可得出,带符号整数-68和-80时，Co为L而带符

号数・68和80时，Cn一样为1,所以若将加法器最高位的进位Ca作为进位标志

(CF)，无法直接根据CF的值判断两个带符号整数的大小。

六、综合题

37、解析：

1）页大小为8KB,页内偏移地址为13位,故A=B=32・I3=19；D=13；C=24-

13=11：主存块大小为64B,故G=602路组相联，每组数据区容量有

64Bx2=128B,共有64KB/128B:512组，故F二9：E=24-G-F=24-6-9=9。因而

A=19,B=19,C=U,D=I3,E=9,F=9,G=6OTLB中标记字段B的内容是虚

页号，表示该TLB项对应哪个虚页的页表项。

2）块号4099=0000010000000000133,因此所映射的Cacha组号是

000000011B=3,对应的H字段内容为000001000B。

3）Cache缺失带来的开销小，而处理缺页的开销大。因为缺页处理需要访问磁盘,

而Cache缺失只访问主存。

4）因为采用直写策略时需要同时写快速存储器和慢速存储器，而写磁盘比写主存

慢得多，所以，在Cache——主存层次，Cache可以采用直写策略，而在主存一

一外存（磁盘）层次，修改页面内容时总是采用写回策略。

38、解析

1）程序员可见寄存器为通用寄存器（R0~R3）和PC.因为采用了单总线结构，因

此.若无暂存器T,则ALU的A、B端口会同时获得两个相同的数据，使数据通路不

能正常工作。

2）ALU共有7种操作，故其操作控制信号ALUop至少需要3位；移位寄存器有3种

操作，其操作控制信号SRop至少需要2位。

3）信号SRout所控制的部件是一个三态门，用于控制移位器与总线之间数据通路

的连接与断开。

4）端口①、②、③、⑤、⑧须连接到控制部