数字电子技术及应用全套课件

空白演示在此输入您的封面副标题第1

章数字逻辑基础

数字信号和逻辑电平数字电路中的数制和码制逻辑运算数字集成电路逻辑函数的简化数字电路的调试本章小结1.1数字信号和逻辑电平主要要求：

熟悉逻辑电平、数字信号的概念。了解脉冲波形的主要参数。模拟电路电子电路分类数字电路

传递、处理模拟信号的电子电路

传递、处理数字信号的电子电路1.1.1数字信号的特点和逻辑电平一、数字信号的特点数字信号时间上和幅度上都是离散的、突变的信号

模拟信号时间上和幅度上都是连续变化的信号一、数字信号的特点1.1.1数字信号的特点和逻辑电平一、数字信号的特点数字电路的特点输出信号与输入信号之间的对应逻辑关系逻辑代数只有高电平和低电平两个取值导通(开)、截止(关)便于高度集成化、工作可靠性高、抗干扰能力强和保密性好等研究对象分析工具信号电子器件工作状态主要优点1.1.1数字信号的特点和逻辑电平二、逻辑电平

在数字系统中，采用的是二进制数，它只有0和1两个数码，可以进行数值运算。正逻辑体制负逻辑体制规定高电平为逻辑1、低电平为逻辑0

规定低电平为逻辑1、高电平为逻辑0

通常未加说明，则为正逻辑体制逻辑体制1.1.1数字信号的特点和逻辑电平二、逻辑电平L(低电平)00–1.5VH(高电平)13.5-5V逻辑电平二值逻辑值电压范围CMOS电路电压范围与逻辑电平的关系L(低电平)00–0.8VH(高电平)12.7–3.5V逻辑电平二值逻辑值电压范围TTL电路电压范围与逻辑电平的关系

在数字集成电路中，无论是CMOS数字集成电路，还是TTL数字集成电路，它们的高电平（H）和低电平（L）不是一个固定的数值，而是允许有一定的变化范围。1.1.1数字信号的特点和逻辑电平1.1.2时序波形和数字波形一、时序波形

又称为时钟波形，用CP

表示，为周期性数字波形。脉冲周期T：脉冲频率f

：脉冲宽度tw

：占空比q

：脉冲幅度Um：相邻两个脉冲之间的时间间隔。单位为秒、毫秒、微秒、纳秒。每秒时间内重复出现的脉冲个数f=1/T单位为赫兹、千赫兹、兆赫兹。单个脉冲的持续时间。单位与周期相同。脉冲宽度tw

与脉冲周期T的比值q=tw/T脉冲电压变化的最大值。单位为伏、毫伏。tw

TUmu(CP)0t二、数字波形

非周期性波形01101000101101001t数字波形时钟脉冲

CP11010010t当数字波形与时钟波形同步时，数字波形的变化与时钟波形的变化是同时的。在时钟波形到来时，数字波形不一定变化，但数字波形的变化一定发生在时钟波形发生变化的时刻。1.1.2时序波形和数字波形二、数字波形［例］如图，试求：(1)计算出时钟波形（时序波形）的周期、频率和占空比(2)写出数字波形的数据序列。5/Vt/ms1234

567

89

10

1112

1314

1516

17t/ms解:(1)求时钟波形（时序波形）的周期、频率、占空比和电压幅值。周期(T)：由时钟波形的横坐标可得T=2ms

频率(f)：频率是周期的倒数f=1/T=1/2ms=500Hz1.1.2时序波形和数字波形二、数字波形［例］如图，试求：(1)计算出时钟波形（时序波形）的周期、频率和占空比(2)写出数字波形的数据序列。5/Vt/ms1234

567

89

10

1112

1314

1516

17t/ms解:(1)求时钟波形（时序波形）的周期、频率、占空比和电压幅值。占空比(q)：占空比为脉冲宽度和周期的比值，由图可知tw=1ms,

因此得q=tw/T=1ms/2ms=0.5=50%1.1.2时序波形和数字波形二、数字波形［例］如图，试求：(1)计算出时钟波形（时序波形）的周期、频率和占空比(2)写出数字波形的数据序列。5/Vt/ms1234

567

89

10

1112

1314

1516

17t/ms解:(1)求时钟波形（时序波形）的周期、频率、占空比和电压幅值。电压幅值(Um)：电压幅值为脉冲电压波形变化的最大值，由纵坐标可得：Um=5V1.1.2时序波形和数字波形二、数字波形［例］如图，试求：(1)计算出时钟波形（时序波形）的周期、频率和占空比(2)写出数字波形的数据序列。5/Vt/ms1234

567

89

10

1112

1314

1516

17t/ms解:(2)求数字波形的数据序列。由数字波形图可得数据序列为1011000101.1.2时序波形和数字波形UmtrtfTtw

脉冲幅度Um：脉冲上升时间tr：脉冲下降时间tf：脉冲宽度tw

：脉冲周期T

：脉冲频率f

：占空比q

：脉冲电压变化的最大值

脉冲波形从

0.1Um上升到

0.9Um所需的时间脉冲上升沿

0.5Um到下降沿

0.5Um所需的时间脉冲波形从

0.9Um下降到

0.1Um所需的时间周期脉冲中相邻两个波形重复出现所需的时间1秒内脉冲出现的次数f=1/T

脉冲宽度

tw与脉冲周期

T的比值

q=tw/T

知识拓展脉冲波形的主要参数1.2数字电路中的数制和码制主要要求：

理解二进制数与十进制数、十六进制数之间的相互转换方法。理解

BCD码的含义，理解

8421BCD码，了解其他常用

BCD码。

一、十进制(Decimal)

(xxx)10或

(xxx)D

例如(385.64)10

或(385.64)D

数码：0、1、2、3、4、5、6、7、8、91×1011×100

5×10-1

1×10-2权权权

权

数码所处位置不同时，所代表的数值不同

(11.51)10

计数规则：逢十进一10i

称为十进制数i位的位权10称为基数

0~9

十个数码称为数码十进制数可表示为各位数按权展开后相加的按权展开式

(3176.54)10=3×103+1×102+7×101

+5×100+5×10-1+4×10-21.2.1数制

计数进位制的简称

例如0+1=1

1+1=10

11+1=100

二、二进制(Binary)

(xxx)2或

(xxx)B

例如(1011.11)2或(1011.11)B

数码：0、1

计数规则：逢二进一位权：2i

基数：2按位权展开式表示

(1011.11)2=1×23+0×22+1×21+1×20+1×2-1+

1×2-2

将按权展开后按照十进制规律相加，即得对应十进制数。(1011.11)2=1×23+0×22+1×21+1×20+1×2-1+1×2-2=8+0+2+1+0.5+0.25

(1011.11)2=(11.75)10

=11.75

三、十六进制(Hexadecimal)

(xxx)16或

(xxx)H

例如(5EC.D4)16或(5EC.D4)H

数码：0、1、2、3、4、5、6、7、8、9、

A(10)、B(11)、C(12)、D(13)、E(14)、F(15)计数规则：逢十六进一位权：16i

基数：16按位权展开式表示

(3BE.C4)16=3×162+11×161+14×160+12×16-1+4×16-2

将按权展开后按照十进制规律相加，即得对应十进制数。=728+176+14+0.75+0.015625(3BE.C4)16=(958.765625)10

=958.765625(3BE.C4)16=3×162+11×161+14×160+12×16-1+4×16-21.648

10.824

0

整数1.412

1

一、十进制转换为二进制［例］将十进制数

(107.706)10转换成二进制数，要求误差<2-4。

107

26

1

13

06

10

12(107)10=(1101011)2

×2×21.296

1.70622220.706×2一直除到商为

0为止

余数53

1方法：整数部分采用“除基取余法”

小数部分采用“乘基取整法”读数顺序读数顺序

.101123

01

12×21.2.2不同数制间的转换10110111111.111011011110

11方法：整数部分从低位开始，每4位二进制数为一组，最后一组不足4位时，则在高位加0补足4位；小数部分从高位开始，每4位二进制数为一组，最后一组不足4位时，则在低位加0补足4位。再按顺序写出各组对应的十六进制数。

一位十六进制数对应4位二进制数，因此二进制数4位为一组。1.二进制数转换为十六进制数(10110111110.100111)2=(5BF.EC)16

补0［例］(10110111111.1110110)2=(?)16

。00

5BFEC补010110111110

二、二进制与十六进制数之间的相互转换方法：将每位十六进制数用4位二进制数来代替，然后再按原来的顺序排列写出就可得到相应的二进制数。

一位十六进制数对应4位二进制数，因此二进制数4位为一组。2.十六进制数转换为二进制数［例］(3DC.7E)16=(?)2

。

二、二进制与十六进制数之间的相互转换(3DC.7E)16=(1111011100.0111111)2

3DC.

7E11000011111001111101将一定位数的二进制数按一定规则排列起来表示某种特定含义的对象，这些数码称为二进制代码。

在进行编码时，可根据不同情况编写需要的代码。为便于识别，编写代码都有一定的规则，这些规则叫做码制。

1.2.3码制

常用二进制代码自然二进制码二-

十进制码格雷码奇偶检验码

ASCII码

(美国信息交换标准代码)

常用的二-十进制

BCD码有：1.8421BCD码2.5421BCD码和2421BCD码3.余3BCD码4.

格雷码

二-十进制代码

用4位二进制表示1

位十进制数

0~

9十个状态的方法(又称BCD码

，

即

BinaryCodedDecimal)

4位二进制码有16种不同的组合，取出其中10种组合来表示0~

9十个数有多种编码方案，所以BCD码也有多种方案。恒权码,取4位自然二进制数的前10种组合。从高位到低位的权值分别为8、4、2、1。

无权码，比8421BCD码多余3(0011)。恒权码,从高位到低位的权值分别为5、4、2、1和2、4、2、1。无权码，在相邻两组代码之间只有1位不同，其余各位都相同，且0(0000)和最大值9(1000)之间也只有一位代码不同。常用二-

十进制代码表9876543210

十进制数余3码2421(B)2421(A)5421码8421

码无权码

有权码

格雷码100110000111011001010100001100100001000011111111110011101110101111010111101011000110100110110101100001000100010000110011001100100010001000010001000100000000000011001011101010011000011101100101010000111000110001000101011101100010001100010000比8421BCD码多余3取4位自然二进制数的前10种组合，去掉后6种组合1010~1111。权为

8、4、2、1(753)10=()5421BCD

(753)10

=()8421BCD

30011

用BCD码表示十进制数举例：

(753)10=

()余3BCD

注意区别BCD码与数制：(150)10=(000101010000)8421BCD

=(10010110)2=(226)8=(96)16

50101

70111

710105100030011710105100030110方法：用BCD码表示十进制数时，只要将每一位十进制数分别用相应的BCD码取代即可。［例］将十进制数(847.65)10

分别转换为8421BCD码、5421BCD码和余3BCD码。(8

4

7.6

5)16=(1000

0100

0111.

0110

0101

)8421BCD=(1011

0100

1010.1001

1000

)5421BCD

=(1011

0111

1010.1001

1000)余3BCD

方法：以小数点为起点向左、向右各以4为二进制数为一组，并写出每组代码代表的十进制数，再按原顺序排列即可。［例］将(10010110.01110100)8421BCD和(11000111.10011011)余3BCD

转换为十进制数

。=(96.74)10

(

10010110.01110100

)8421BCD7946=(94.68)10

(

11000111.1011

1011

)余3BCD69841.3逻辑运算主要要求：

掌握CMOS和TTL常用门电路的逻辑表达式、逻辑功能和逻辑符号。熟悉集电极开路与非门和三态输出门的逻辑功能和应用。1.3.1基本逻辑运算和基本逻辑门一、与运算和与门

决定某一事件的所有条件都具备时，该事件才发生。111YAB000001010逻辑表达式Y=A·B

或Y=AB

与门

(ANDgate)入有0

出0入全1出1灭断断亮合合灭断合灭合断灯

Y开关

B开关

A开关

A、B都闭合时，灯

Y才亮。

一、与运算和与门

为便于记忆，与门的逻辑功能可归纳为：输入全1，输出为1；输入有0，输出为0。与门任一个输入端都可作使能(控制)端。如与门一个输入端作使能端，其他输入端输入信号时，则当使能端为低电平0时，与门关闭，输入信号不能通过与门传输到输出端，输出为低电平0；当使能端为高电平1时，与门打开，输入信号通过与门传输到输出端。因此，与门可作为一个控制门来使用。1.3.1基本逻辑运算和基本逻辑门

当与门为多个输入端A、B、C、…

时，则输出Y

的逻辑表达式为Y=A·B·C·

…功能点评一、与运算和与门

［例］如图所示为A、B端输入的电压波形，试画出与门输出Y的电压波形。ABY1.3.1基本逻辑运算和基本逻辑门二、或运算和或门

决定某一事件的诸条件中，只要有一个或一个以上具备时，该事件就发生。入有1

出1入全0

出0

000111YA

B101110逻辑表达式Y=A+B

或门

(ORgate)≥1

开关A或B闭合或两者都闭合时，灯Y才亮。灭断断亮合合亮断合亮合断灯

Y开关

B开关

A二、

或运算和或门

为便于记忆，或门的逻辑功能可归纳为：输入有1，输出为1；输入全0，输出为0。和与门一样，或门也可作为一个控制门来使用，但使能信号和与门相反。当使能端输入为高电平1时，或门关闭，其他输入端输入的信号不能通过或门传输到输出端，输出为高电平1；当使能端输入为低电平0时，或门打开，其他输入端输入的信号通过或门传输到输出端。

当或门为多个输入端A、B、C、…

时，则输出Y

的逻辑表达式为Y=A+B+C+

…功能点评［例］如图所示为A、B端输入的电压波形，试画出或门输出Y的电压波形。ABY二、

或运算和或门

三、非运算和非门决定某一事件的条件满足时，事件不发生；反之事件发生。

开关闭合时灯灭，开关断开时灯亮。

0110YA逻辑表达式

Y=A

1

非门(NOTgate)

又称“反相器”

入0

出

1入1

出0

三、

非运算和非门

为便于记忆，非门的逻辑功能可归纳为：输入0，输出为1；输入1，输出为0。非门输出的电平稳定，带负载的能力强，常用作缓冲门。功能点评［例］如图所示为A端输入的电压波形，试画出非门输出Y的电压波形。AY三、

非运算和非门

1.3.2常用复合逻辑运算和复合逻辑门一、与非运算和与非门

(NAND)

与非运算为与运算和非运算的组合。它为多个输入变量先进行与运算再进行非运算，输出逻辑表达式为Y=A·B入有

0

出1入全

1

出

0000111A·BA

B00101010Y=A·B11输入输出一、与非运算和与非门

(NAND)1.3.2常用复合逻辑运算和复合逻辑门

与非门的功能和与门相反，输入全1，输出为0；输入有0，输出为1。和与门一样，与非门也可用作控制门。当输入使能信号为低电平0时，与非门关闭，其他输入端输入的信号不能通过与非门，输出为高电平1；当输入使能信号为高电平1时，与非门打开，其他输入端输入的信号反相传输到输出端。

当与非门为多个输入端A、B、C、…时，则输出Y的逻辑表达式为Y=A·B·C·

…功能点评［例］如图所示为A、B端输入的电压波形，试画出与非门输出Y的电压波形。ABY一、与非运算和与非门

(NAND)1.3.2常用复合逻辑运算和复合逻辑门二、或非运算和或非门

(NOR)

或非运算为或运算和非运算的组合。它为多个输入变量先进行或运算再进行非运算，输出逻辑表达式为Y=A

+

B1.3.2常用复合逻辑运算和复合逻辑门入有

1

出0入全

0

出

1000111A+BA

B10111010Y=A+B00输入输出二、或非运算和或非门

(NOR)1.3.2常用复合逻辑运算和复合逻辑门

或非门的功能和或门相反，输入有1，输出为0；输入全0，输出为1。或非门也可作控制门。它的使能信号和或门相同，但开通时，输出的信号和输入的反相。

当或非门为多个输入端A、B、C、…时，则输出Y的逻辑表达式为Y=A+B+C+…功能点评三、门电路应用举例1.用与非门构成与门和非门1.3.2常用复合逻辑运算和复合逻辑门

用与非门构成与门和非门三、门电路应用举例2.用或非门构成或门和非门1.3.2常用复合逻辑运算和复合逻辑门

用或非门构成或门和非门三、门电路应用举例3.简易逻辑状态测试笔1.3.2常用复合逻辑运算和复合逻辑门

当测试探针测得的为高电平1时，G1输出低电平0，G2输出高电平1，红色发光二极管LED1发光，而G3输出低电平0，绿色发光二极管LED2不亮。三、门电路应用举例3.简易逻辑状态测试笔1.3.2常用复合逻辑运算和复合逻辑门

当测试探针测得的为低电平0时，G2输出低电平0，红色发光二极管LED1熄灭，这时G3输出高电平1，绿色发光二极管LED2发光。当输入A、B、C中有低电平0时，输出Y为高电平1；

当输入A、B、C全为高电平1

时，输出Y为低电平0；因此，OC门具有与非功能。Y=ABC

集电极开路与非门逻辑符号开路输出符号

工作时需在输出端Y与电源VCC之间外接一个负载电阻RL。

一、集电极开路与非门1.3.3集电极开路与非门和三态输出门

简称OC门集电极开路与非门应用举例

(1)

实现线与两个或多个OC门的输出端直接相连，相当于将这些输出信号相与，称为线与。

Y只有OC门才能实现线与。普通TTL门输出端不能并联，否则可能损坏器件。注意线与符号Y1=AB，Y2=CD，

Y=Y1·Y2=AB·CD

只有Y1、Y2都为高电平1时，输出Y才为高电平1；Y1和Y2中有低电平时，输出Y为低电平0；因此Y与Y1、Y2

之间具有与功能。(2)驱动显示器

只有在A、B均为高电平，使输出端为低电平时，LED才导通发光；否则LED中无电流流通，不发光。

二、三态输出门三态的输出门不但输出低电平、高电平两个状态，而且还可输出第三个状态—高阻态。对于低电平有效的三态输出与非门，当输入EN=0时，三态与非门工作，输出Y=AB；当EN=1时，输出Y为高阻态，处于悬浮状态，三态门输出与后面的电路断开。三态输出与非门逻辑符号EN表示低电平有效三态输出符号使能符号EN即Enable功能表Z0AB1YEN使能端的两种控制方式使能端低电平有效使能端高电平有效功能表Z1AB0YENEN三态输出门应用举例

当EN1、EN2、EN3轮流为高电平1，且任何时刻只能有一个三态输出门工作时，则输入信号A1B1、A2B2、A3B3轮流以与非关系将信号送到总线上，而其它三态输出门由于EN=0而处于高阻状态，与总线断开。总线(1)用三态输出门构成单向总线(2)

用三态输出门构成双向总线D1D0/D1D0

当EN=1时，G2输出呈高阻态，G1工作，输入数据D0经G1反相为D0后送到总线上；当EN=0时，G1输出呈高阻态，G2工作，总线上的数据D1经G2反相后输出D1。

因此，通过EN的不同取值可控制数据的双向传输。三态输出门应用举例

［例］真值表如图所示，试写出输出Y的逻辑表达式。一、真值表转换成逻辑表达式1.3.4逻辑函数不同表示方法之间的相互转换00101110YBA011000输出入输(1)将真值表中Y为1对应变量组合写成与项，变量取值中的1代以原变量，变量取值中的0的代以反变量，则得到变量的与组合。解：A·BA·B(2)将所有Y为1对应与组合进行逻辑加，便得到Y

的输出逻辑表达式为Y=A·B+A·B

二、逻辑表达式转换成真值表根据给出逻辑表达式的变量数，将输入变量各种取值组合代入逻辑表达式中计算出逻辑函数值，并一一对应列出真值表。00101110YBA010000输出入输Y=A·B+A·B2个输入变量有

22

=4种取值组合。00000111011101111111011110110011110101011001000111100110101000101100010010000000YDCBA输出变量输入变量4个输入变量有

24

=16种取值组合。三、逻辑电路转换成逻辑表达式［例］逻辑电路如图所示，试写出其输出逻辑表达式。解：(1)根据信号流向逐级写出各个门电路的输出逻辑表达式。(2)写出逻辑电路输出Y的逻辑表达式。Y1=AY2=BY3=Y1B=ABY4=AY2=ABY

=Y3+Y4=AB+AB=AB三、逻辑电路转换成逻辑表达式［例］逻辑电路如图所示，试写出其输出逻辑表达式。

当输入变量A、B取值不同时，输出Y=1；相同时，输出Y=0，所以图示逻辑电路为异或门。当输入端B接高电平1

时，Y=A，这时异或门成了非门。功能点评四、逻辑表达式转换成逻辑电路解：

用两个非门将变量A、B变为A、B，用两个与门实现

A·

B和A·B，再用一个或门实现A·

B+A·B。［例］试画出逻辑表达式Y=A·

B+A·B的输出逻辑电路。四、逻辑表达式转换成逻辑电路［例］试画出逻辑表达式Y=A·

B+A·B的输出逻辑电路。

当输入变量A、B取值相同时，输出Y=1；不同时，输出Y=0

，所以图示逻辑电路为同或门。

功能点评五、与-或逻辑表达式转换成最小项表达式

在n个变量的逻辑函数中，如每个与项中包含n个变量，并且每个变量在与项中或以原变量或以反变量只出现一次，则这些与项称为n个变量逻辑函数的最小项。n个变量的全部最小项共有2n个。1.

最小项的定义

为了书写方便，用m表示最小项，其下标为最小项的编号。编号方法是：最小项中的原变量取1，反变量取0，则最小项取值为一组二进制数，其对应的十进制数便为该最小项的编号。2.

最小项的编号

三变量逻辑函数的最小项有

23=8个

将输入变量取值为1

的代以原变量，取值为0

的代以反变量，则得相应最小项。

输入组合对应的十进制数76543210ABC111110101100011010001000最小项ABC简记符号m7m6m5m4m3m2m1m0五、与-或逻辑表达式转换成最小项表达式五、与-或逻辑表达式转换成最小项表达式

如一个与-或逻辑表达式中的每个与项都是最小项，则该逻辑表达式称为最小项表达式，又称为标准与-或逻辑表达式。3.

最小项表达式解：［例］试将逻辑函数表达式Y=AB+AC+BC的变换为最小项表达式。(2)

利用A+A=A，的形式合并相同的最小项。=m1+m3+m5+m6+m7=∑m(1,3,5,6,7)(1)

利用配项法将Y变换为最小项表达式。Y=AB(C+C)+AC(B+B)+BC(A+A)=ABC+ABC+ABC+ABC+ABC+ABC

Y=ABC+ABC+ABC+ABC+ABC74LS0874ALS0874F0874HC(T)0874AHC(T)084081四2输入与门型号名称74LS1174ALS1174F1174HC(T)1174AHC(T)114073三3输入与门74LS2174ALS2174HC(T)214082双4输入与门74LS3274ALS3274F3274HC(T)3274AHC(T)324071四2输入或门74HC(T)40754075三3输入或门74LS0474ALS0474F0474HC(T)044069六反相器74LS0574ALS0574HC(T)0574AHC(T)05六OC、OD非门74LS0074ALS0074F0074HC(T)0074AHC(T)004011OC与非门：74LS0374ALS03四2输入与非门74LS0274ALS0274F0274HC(T)0274AHC(T)024001四2输入或非门74LS2774ALS2774HC(T)274025三3输入或非门742574HC(T)40024002双4输入或非门74LS8674ALS8674F8674HC(T)864070四异或门74LS81074AHC(T)8104077四同或门

常用集成逻辑门74LS1074ALS1074F1074HC(T)1074AHC(T)104023OC与非门：74LS1274ALS12三3输入与非门74LS2074ALS2074F2074HC(T)2074AHC(T)204012OC与非门：74LS2274ALS22双4输入与非门1.4数字集成电路主要要求：

理解数字集成电路的使用特性。了解CMOS和TTL数字集成电路的系列及外引脚排列。1.4.1数字集成电路的系列一、CMOS数字集成电路的系列1.CMOS4000

系列

功耗低、电源范围宽VDD=3~15V、噪声容限大。缺点：工作速度低，负载能力差。3.高速CMOS系列HC/HCT系列:功耗低、工作速度高、负载能力强；AHC/AHCT系列:工作速度和负载能力比HC/HCT提高了近一倍。LVC/LVCT系列:CMOS低压系列，工作电压低VDD=1.65~3.6V，输出驱动电流高达24mA，负载能力很强，性能更优越。2.高速CMOS电路的54

系列和74系列

54系列工作温度为-55~125℃，为军用品；

74系列工作温度为-40~85℃，为商用品

。二、TTL数字集成电路的系列1.TTL数字集成电路54

系列和74系列

TTL数字集成电路54系列和74系列具有完全相同的电路结构和电气性能参数，但54系列更适合在温度条件恶劣、电源电压变化大的环境中工作，为军用品。74系列为商用品。TTL数字集成电路54系列和74系列的对比工作温度/℃电源电源/V54系列参数74系列255一般-554.5最小1255.5最大255一般04.75最小705.25最大向高速发展向低功耗发展2.TTL数字集成电路的系列向减小功耗-延迟积发展其中，LSTTL系列综合性能优越、品种多、价格便宜；ALSTTL系列性能优于LSTTL，但品种少、价格较高，因此实用中多选用LSTTL。

74系列(即标准TTL)74L系列(即低功耗TTL简称LTTL)

74H系列(即高速TTL简称HTTL)74S系列(即肖特基TTL简称STTL)

74AS系列(即先进肖特基TTL简称ASTTL)

74LS系列(即低功耗肖特基TTL简称LSTTL)74ALS系列(即先进低功耗肖特基TTL简称ALSTTL)

1.4.2集成电路的封装种类与引脚排列一、集成电路的封装

集成电路封装截面图集成电路是将晶体管、二极管、电阻器和电容器等制作在一块很小的硅芯片上的电子电路。芯片中的电路通过连线与外引脚相连，再用塑料或陶瓷材料将芯片封装在内部，形成一个不可分割的整体。一、集成电路的封装集成电路的封装

双列直插式封装的集成电路。这类封装便于外引脚直接插入印制电路板的小孔内进行焊接。

平面式封装的集成电路。采用这类集成电路的印制电路板不需打小孔，可将其外引脚直接焊在印制电路板表面的连线上。集成密度大的集成电路更适合用平面式封装。1.4.2集成电路的封装种类与引脚排列二、集成电路的外引脚排列将集成电路的凹槽放在左侧时，左下方小圆点标记的为引脚1。也可根据凹槽来确定引脚1，左下方第一个脚为引脚1。然后从引脚1开始按逆时针方向依次增加引脚编号。最大编号的引脚位于左上方最后一个引脚。集成电路引脚标号1.4.2集成电路的封装种类与引脚排列由于同一集成芯片中各个集成逻辑门的内部电源线都接在14号脚上，地线接在7号脚上。因此，第14号外引脚接电源电压+VCC=+5V，第7号外引脚接地线，其余各个引脚接集成逻辑门的输入端和输出端。根据集成密度的不同，集成电路外引脚数也不同，集成密度越高，外引脚数也越多。三、数字集成电路的分类根据集成密度不同分可编程逻辑器件等大于106门/片以上甚大规模集成电路ULSI大型存储器、微处理器等104~99999门/片大规模集成电路LSI计数器、译码器等13~99门/片中规模集成电路

MSI集成逻辑门、触发器等1~12门/片小规模集成电路SSI

典型集成电路集成密度集成电路分类超大规模集成电路VLSI小型存储器、门阵列等100~9999门/片1.4.3数字集成电路的使用特性

和CMOS电路的特点一、数字集成电路的使用特性1.负载能力

逻辑门电路输出端通常与下一级多个门电路的输入端相连。门电路输出端外接负载门的个数越多，说明其负载能力越强。然而在实际上，带负载门的个数是有限的，通常为8~10个逻辑门。一、数字集成电路的使用特性2.静态功耗静态功耗P0是指逻辑门电路不带外接负载时的平均功耗，它为输出低电平功耗和输出高电平功耗的平均值。TTL逻辑门电路的平均功耗比较大，约为数毫瓦(mW)到数十毫瓦，而CMOS逻辑门电路的平均功耗很小，约为数微瓦(μW)到数十微瓦。平均功耗越小越好。1.4.3数字集成电路的使用特性

和CMOS电路的特点输入电压波形上升沿0.5UIm处到输出电压波形下降沿0.5UOm处间隔的时间称导通延迟时间tPHL。输入信号0.5UOm0.5UImUIm输出信号UOm3.平均传输延迟时间输入电压波形下降沿0.5UIm处到输出电压波形上升沿0.5UOm处间隔的时间称截止延迟时间tPLH。

平均传输延迟时间tpd

tPHLtPLH

tpd越小，则门电路开关速度越高，工作频率越高。0.5UIm0.5UOm

由于三极管存在开关时间，元器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。4.

功耗-延迟积

常用功耗P和平均传输延迟时间tpd的乘积(简称功耗

–延迟积)M来综合评价门电路的性能，即M=PO

·

tpd性能优越的门电路应具有功耗低、工作速度高的特点，然而这两者是矛盾的。

M又称品质因素，其值越小，说明综合性能越好。5.

输出端的连接

门电路输出端不允许直接与电源+VCC相连，也不允许直接接地，以避免集成电流过大而损坏。6.

不使用输入端的接法对于TTL和CMOS与门和与非门应将不使用的输入端接电源+VCC，或和有用输入端并联使用，见图(a)、(b)。

对于TTL和CMOS或门和或非门应将不使用的输入端接地，或和有用输入端并联使用，见图(c)、(d)。

注意：CMOS电路的扇出系数大是由于其负载门的输入阻抗很高，所需驱动功率极小，并非CMOS电路的驱动能力比TTL强。实际上CMOS4000系列驱动能力远小于TTL，HCMOS驱动能力与TTL相近。

静态功耗低工作电源电压范围宽噪声容限大（约为VDD的45﹪）逻辑摆幅大(UOH

VDD，UOL

0V)

输入阻抗高扇出系数大二、CMOS数字集成电路的特点1.5逻辑函数的化简主要要求：

掌握逻辑代数中的基本公式、基本定律。掌握逻辑函数的代数化简法。1.5.1逻辑代数中的基本定律一、基本定律与普通代数相似的定律交换律结合律A·B=B·AA+B=B+A(A·B)·C=A·

(

B·C)

(A+B)+C=A+(B+C)分配律A·(B+C)=A·B

+

A·CA+B·C=(A+B)

·

(B+C)变量与常量间的运算公式0–1律互补律1·A=A0·A=00+A=A1+A=1A·A=0A+A=1逻辑代数的特殊定律重叠律摩根定律A·A=AA+A=AA·B=A+BA+B=A·

B还原律A=A[例]

证明等式A+B·C=(A+B)·(A+C)解：用真值表法证明111110101100011010001000(A+B)(A+C)A+BCABC(1+1)·(1+1)=11+1·1=1(1+1)·(1+0)=11+1·0=1(1+0)·(1+1)=11+0·1=1(1+0)·(1+0)=11+0·0=1(0+1)·(0+1)=10+1·1=1(0+1)·(0+0)=00+1·0=0(0+0)·(0+1)=00+0·1=0(0+0)·(0+0)=00+0·0=0推广公式：摩根定律(又称反演律)用真值表法证明0+0=10·0=111100100A+BA·

BAB0+1=10·1=11+0=11·0=11+1=01·1=00·0=10+0=111100100A·

BA+BAB0·1=00+1=01·0=01+0=01·1=01+1=0

二、吸收律

A+AB=A

A+AB=A(1+B)=A

推广公式：知识拓展逻辑代数中的基本运算规则

1.

代入规则

在逻辑等式中，如将等式两边同一个变量用另一个函数代替时，则等式仍然成立。A·B=

A+B

B

B

B均用B·C

代替A·(B·C)=A+B·C=A+B+C

代入规则的成立，其本质是逻辑变量的二值性。即无论在自变量的定义域还是函数的值域都只能是0或1这两个值。因此，等式两边的同一个变量被另一个函数取代后，原等式仍然成立。利用代入规则能扩展基本定律的应用。

可见，同或的反函数为异或。用反演规则同样可以证明异或的反函数为同或。同或和异或互为反函数。2.反演规则

对任一个逻辑函数式

Y，将“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，则得到原逻辑函数的反函数。[例]已知逻辑函数Y=A·B+A·B

，试用反演规则求反函数Y解：由反演规则可得Y=(A+B)·(A+B)=A·B+A·B变换时注意：(1)

必须遵循“先与后或”的原则，同时合理加括号。(2)

反变量变为原变量、原变量变为反变量，只对单个变量有效，对于多个变量上的非号则保持不变。

可见，求逻辑函数的反函数有两种方法：利用反演规则或摩根定律。原运算次序为2.反演规则

对任一个逻辑函数式

Y，将“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，原变量换成反变量，反变量换成原变量，则得到原逻辑函数的反函数。

3.对偶规则

对任一个逻辑函数式

Y，将“·”换成“+”，“+”换成“·”，“0”换成“1”，“1”换成“0”，则得到原逻辑函数式的对偶式

Y

。

对偶规则：两个函数式相等时，则它们的对偶式也相等。

应用对偶规则可将基本公式和定律扩展。变换时注意：(1)

变量不改变

(2)

保持“先与后或”的优先顺序，同时合理加括号。A·(B+C)=A·B+A·C

A+B·C=(A+B)·(A+C)1.5.2逻辑函数的代数化简法一、最简与-或表达式的标准(1)与项(即乘积项)的个数最少(2)每个与项中的变量数最少用与门个数最少与门的输入端数最少

逻辑函数越简单，相应的逻辑电路也越简单，这不但节省了电子元器件，降低了成本，而且还提高了数字系统工作的可靠性。最简与-或表达式标准1.并项法

运用，将两项合并为一项，并消去一个变量。二、逻辑函数的化简方法2.吸收法运用A+AB

=A和，消去多余的与项。3.消去法

运用吸收律

，消去多余变量。4.配项法通过乘或加入零项进行配项，然后再化简。解：

利用[例]化简逻辑函数解：

利用三、化简举例[例]化简逻辑函数提取公有变量利用摩根定律变换利用摩根定律变换利用分配律提取公有变量[例]化简逻辑函数解：

利用作配项利用分配律提取公有变量利用

利用提取公有变量[例]逻辑函数Y真值表如图所示，试求Y的最简与或表达式。解：111110101100011010001000ABC输出输入01001011Y(1)根据真值表写输出Y的逻辑表达式。实际上是最小项表达式。(2)求出输出Y的最简与-或表达式。主要要求：

了解数字电路的调试方法。1.6

数字电路的调试1.6.1调试前的直观检查和准备在电路完成安装接线后，对设计电路所用元器件主要应进行以下检查：集成电路的安装位置与安装接线图上的位置是否一致、型号是否正确、集成电路插的方向是否正确；二极管、晶体管、电解电容等分立元器件的极性是否接反；电路中所使用电阻的阻值是否符合设计要求。只有当元器件的位置、参数正确无误后，方可进行下一步工作。对于数字集成电路还应检查不允许悬空的输入端。TTL和CMOS数字集成电路不使用的输入端和控制端都应根据要求接入电路。一、电路元器件的检查完成元器件的检查后，便可检查电源线、地线、信号线以及元器件引脚之间有无短路，连接处有无接触不良。特别是电源线和地线之间不能有短路，否则将会烧坏电源。检查电源是否短路，可借助于万用表电阻挡测量电源线与地线之间的电阻值。如电阻为零或很小，说明电源连线存在短路情况，则应从最后一部分电路断开电源线，逐级向前检查。先找出短路点在哪一部分电路，再找出电源短路处，然后加以排除。二、连线的检查1.6.1调试前的直观检查和准备调试前，还需认真检查电路的接线是否正确，以避免接错线、少接线和多接线。多接线一般是因为接线时看错引脚，或在改接线时忘记去掉原来的接线而造成的。这种情况在实验中经常发生，而查线又很难被发现，调试中则往往会给人造成错觉，以为问题是元器件故障造成的。如把输出电平一高一低的两个TTL门的输出端无意中连在一起而引起输出电平下降时，则很容易错误地认为是元器件损坏了。二、连线的检查1.6.1调试前的直观检查和准备为了避免作出错误诊断，通常采用两种方法查线：一种是按照设计电路的接线图逐一对照检查安装的线路，这种方法比较容易查出接错的线和少接的线；另一种是按照实际安装的线路对照电路原理图进行查线，把每个元件引脚连线的去向一次查清，这种方法不但可查出接错的线和少接地线，而且还可很容易地查出多接的线。不论用哪一种方法查线，一定要在电路图上把已查过的接线做上标记，以免一些接线漏查。查线时，最好用万用表的“Ω×1”挡或数字万用表蜂鸣器挡来测量。二、连线的检查1.6.1调试前的直观检查和准备为了使调试能顺利进行，在调试前应准备好完整的电路原理逻辑图和元件安装接线图，并标上各点参考电压值和相应的电压波形图。此外，还应制订较完整的调试方案，这包括应测量的主要参数、所选用的测量仪表、拟定的调试步骤、预期的测量结果、调试中可能出现的问题及其解决办法等内容。三、调试前的准备如调试电路中包括模拟电路、数字电路和其他传感器电路时，一般不允许直接联调，而应将各部分按各自的指标分别进行调试，再经信号及电平转换电路实现整机联调。1.6.1调试前的直观检查和准备1.6.2调试步骤接通电源后，不要急于测量数据和观察结果。首先应观察有无异常现象，这包括有无冒烟和异常气味以及元器件是否发烫、电源输出有无短路等。如出现异常现象，则应立即切断电源，待故障排除后方可重新接通电源。一、通电观察将电子电路按作用、功能分成若干个模块，并对这些模块按设计指标及功能进行调试。只有每个模块都达到设计要求后，才能进行整机联调。分块调试的一般步骤如下：二、分块调试1.静态测试用万用表测量各集成芯片电源引脚与地线引脚间的电压。如电压没有加上，则说明集成芯片电源引脚或地线引脚与连线存在接触不良或接线有错，应及时排除。1.6.2调试步骤电子电路按作用、功能分成若干个模块，并对这些模块按设计指标及功能进行调试。只有每个模块都达到设计要求后，才能进行整机联调。分块调试的一般步骤如下：二、分块调试1.静态测试不加输入信号，测试调整模拟电路的静态工作点。对于数字电路，则加入固定电平，再根据器件的逻辑功能测试电路各点电位，以判断电路的工作是否正常。这样，可发现电路存在的问题和找出损坏的元器件。静态测量时，应选用高内阻(2×104Ω/V)万用表或数字万用表进行测量。对于A/D转换器和运算放大器，则需要内阻更高的仪器(如数字电压表)进行测量。1.6.2调试步骤在数字电路中，逻辑值0和1不是一个固定不变的值，而是一个数值范围。二、分块调试≥2.7≥2.4UOH/V55电源电压/VSTTLHTTL参数名称数字集成电路的逻辑电平标准≥4.5≥2.755CMOS4000LSTTL≥4.55HCMOS≥2≥2UIH/V≤0.5≤0.4UOL/V≥3.6≥2.4≤0.5≤0.5≥3.6≤0.5≤0.8≤0.8UIL/V≤1.5≤0.8≤0.9

电路类型1.6.2调试步骤二、分块调试2.动态测试电路的输入端输入一定频率和幅度的脉冲信号。用示波器观察电路的输入波形、输出波形和逻辑状态，检查功能模块的各个被测参数是否满足设计要求。在测试信号产生电路时，一般只观察动态波形是否符合要求。最后，还需将功能模块的静态和动态测试的结果与设计指标进行比较、分析，对电路参数提出合理的修改意见。1.6.2调试步骤在完成了各个模块的调试后，可进行整机联调。联调一般按信号流向进行，并逐级扩大联调范围。整机联调需要利用系统的时序信号和必要的仪表逐级进行调试，检查电路各个关键点的逻辑功能、参数和电压波形，分析并排除故障。在控制器的作用下，为使整机各单元电路能正常工作，首先应保证控制器及各子系统间的时序逻辑关系正常，其次要解决好各子系统输入和输出信号的相互配合。整机联调一般只观察结果，将测得的参数与设计指标逐一对比，找出问题，然后进行电路参数的修改，直到完全符合要求为止。三、整机联调1.6.2调试步骤1.6.3调试注意事项调试前，先要熟悉仪器的使用方法，并仔细加以检查，以避免由于仪器使用不当或出现故障而作出错误判断。测量仪器的地线和被测电路的地线应连在一起，只有在仪器和被测量电路之间建立一个公共参考点，测量的结果才是正确的。一、熟悉仪器的使用二、将仪器和被测电路的地线连在一起调试过程中，发现元器件或接线有问题而需更换或修改时，应先关断电源，待更换完毕并检查无误后，才可重新通电。三、关断电源更换元器件调试过程中，不但要认真观察和测量，还要善于记录，包括记录观察的现象、测量的数据、电压波形及相位关系。必要时在记录中要附加说明，尤其是那些和设计不符的现象更要重点记录。只有根据记录的数据，才能把实际观察到的现象和理论预计的结果加以定量比较，从中发现电路设计和安装上的问题，加以改进，以进一步完善设计方案。安装和调试自始至终要有严谨的科学作风，不能采取侥幸心理。出现故障时，要认真查找产生故障的原因，仔细作出判断，切不可一遇故障解决不了就拆调线路重新安装。因为重新安装的线路仍然会存在各种问题，况且原理上的问题不是重新安装就能解决的四、做好调试过程的记录五、用科学态度进行电路调试1.6.3调试注意事项本章小结数字信号在时间上和幅值上都是离散的、突变的信号。其输出的低电平和高电平分别用

0和1

来表示，它与二进制数中0

和1

正好对应。因此，数字电路中采用二进制。数字电路输出的高电平1

和低电平0

不是一个固定的数值，允许电压有一定的变化范围，在规定的范围内变化，电路能正常工作。二进制数是以2为基数的计数体制，它的进位规律是逢二进一，各位的权都是2的幂。进制数转换为十进制数方法是将二进制数按权展开后再相加即为所求十进制数。十进制数转换为二进制数方法是整数部分采用“除2取余”法，小数部分采用“乘2取整”法，然后按顺序写出二进制数，就是十进制数对应的二进制数。十进制数和二进制数相互转换的方法也适用于十进制数和十六进制数间的相互转换。二进制数和十六进制数的构成方法相同，所不同的是它们的基数（分别为2、16）不同。求它们对应十进制数的方法是将它们按权展开后相加即可。二进制数和十六进制数间的相互转换主要采用数位对照关系进行转换。常用BCD码有8421码、2421码、5421码、余3码、格雷码等，其中以

8421BCD码使用最广泛。格雷码为无权码，其特点是相邻两组代码之间只有一位代码不同，其余各位都相同，0和最大数9两组代码之间也只有一位不同，它是一种循环码。它在传输和转换过程中减少了错误，提高了可靠性。逻辑代数是分析和设计逻辑电路的重要工具。逻辑变量是一种二值变量，每个变量的取值只能是0

或1，仅用来表示对立的两个截然不同的状态，并不表示数值的大小。基本逻辑运算有与运算、或运算和非运算三种，实现基本逻辑运算的电路有与门、或门和非门。复合逻