计算机硬件基础培训教材

计算机硬件基础

培训教材

目录

第一章：微机硬件系统概述

第二章：处理器(CPU)概述

第三章：主板

第四章：内部存储器

第五章：外部存储器

第六章：显示设备

第七章：输入输出设备

第八章：网络设备

第九章：I/O设备

第十章：总线技术

第十一章：电源技术

第十二章：多媒体技术

第十三章：计算机常用术语

第一章:微机硬件系统概述

个人计算机（PC,PersonalComputer）硬件系统是由主机板（包括CPU、主存储器

RAM»CPU外围芯片组、总线插槽）、外设接口卡、外部设备（如硬盘、显示器、键盘、鼠

标）以及电源等部件所组成。

除了硬件系统外，一台完整的计算机系统还应包含软件系统，如操作系统、维护程

序、应用程序等。一台没有软件的计算机是没有什么用处的。反过来看，没有硬件，软件也

是无法运行的。计算机硬件和软件的关系如同电视机和电视节目的关系一样,是相辅相成的。

一、计算机的硬件系统结构

目前的各种微型计算机系统，无论是简单的单片机、单板机系统，还是较复杂的个

人计算机系统，从硬件体系结构来看，采用的基本上是计算机的经典结构——冯・诺依曼结

构。

这种结构的特点是：

①由运算器、控制器、存储器、输入设备和输出设备五大部分组成；

②数据和程序以二进制代码形式不加区别地存放在存储器中，存放位置由地址指定，

地址码也为二进制形式；

③控制器是根据存放在存储器中的指令序列即程序来工作的，并由一个程序计数器

（即指令地址计数器）控制指令的执行。控制器具有判断能力，能根据计算结果选择不同的

动作流程。

由此可见，任何一个微型机系统都是由硬件和软件（程序）两大部分组成的。而其中

硬件又由运算器、控制器、存储器、输入设备和输出设备五部分组成。图1给出了具有这种

结构特点的微型计算机典型硬件组成框图。微处理器CPU中包含了上述的运算器和控制器;

RAM和ROM为存储器；I/O（gput/Output,输入/输出）外设及接口是输入输出设备的

总称。各组成部分之间通过地址总谑AB（AddressBus）、数据总线DB（DataBus）、控制

总线CB（ControlBus）联系在一起。

地址总线AB

有时也将微型计算机的这种系统结构称为总线结构。

采用总线结构，可使微型计算机的系统构造比较方便，并且具有更大的灵活性和更

好的可扩展性、可维修性。

根据总线组织方法的不同，可把总线结构分为单总线、双总线、双重总线三类，如图

2所示。

图2微机的三种总线结构

图2(a)所示的是单总线结构。图1所示的实际上就是这种结构，在单总线结构

中，系统存储器M和I/O使用同条信息通路，因而微处理器对存储器和I/O的读写只能

分时进行。大部分中低档微机都是采用这种结构，因为它的逻辑结构简单，成本低廉，实现

容易。

图2(b)是双总线结构的示意图。I/O和M(Memory)各自具有到CPU的总

线通路，这种结构的CPU可以分别在两套总线上同时与M和I/O接口交换信息，相当于

拓宽了总线带宽，提高了总线的数据传输速率。目前有的单片机和高档微机就是采用这种结

构。不过在这种结构中，CPU要同时管理与M、I/O的通信，这势必加重CPU在管理方

面的负担。为此，现在通常采用专门的处理芯片即所谓的智能I/O接口，来履行I/O管理

任务，以减轻CPU的负担。

图2(C)所示的是双重总线结构。在这种结构中，CPU通常通过局部总线访问局

部M和局部I/O,这时的工作方式与单总线情况是一样的。当某微处理器需要对全局M和

全局I/O访问时，必须由总线控制逻辑统一安排才能进行，这时该微处理器就是系统的主控

设备。要是图中的DMA控制器成为系统的主控设备，全局I/O和全局M之间便可利用系

统总线进行DMA操作；与此同时，微处理器可以通过局部总线对局部M或局部I/O进行

访问。显然，这种结构可以实现在双重总线上并行工作，并且对等效总线带宽的增加、系统

数据处理和数据传输效率的提高，效果更明显。目前各种高档微型计算机和工作站基本上都

是采用这种双重总线结构。

二、计算机硬件主要组成部分及功能

计算机的硬件主要组成部分有微处理器(CPU)、存储器、I/O设备接口和总线。

1.微处理器(CPU)

微处理器(或中央处理器)是微型计算机的运算和指挥控制中心。不同型号的微型计

算机，其性能的差别首先在于其微处理器性能的不同，而微处理器性能又与它的内部结构、

硬件配置有关。每种微处理器有其特有的指令系统。但无论哪种微处理器，其内部基本结构

总是相同的，都有控制器：运算器和内部总线及缓冲器三大部分，每部分又各由一些基本部

件组成，如图3所示。该图所画的结构是以单总线为基础的，其各基本部件的功能如下：

地址号终(AB»数据总统<DB>

迫址次冲容致据理冲富

(1)算术逻辑单元ALU(ArithmeticLogicUnit)

ALU是运算器的核心。它是以全加器为基础，辅之以移位寄存器及相应控制逻辑组合

而成的电路，在控制信号的作用下可完成加、减、乘、除四则运算和各种逻辑运算。

(2)累加器ACC

累加器ACC(Accumulator)通常简称为累加器A、累加锁存器和暂存器。它实际上是

通用寄存器中的一个。它总是提供送入ALU的两个运算操作数之一，且运算后的结果又总

是送回它之中，这就决定了它与ALU的联系特别紧密，因而把它和ALU一起归入运算器

中而不归在通用寄存器组中。

累加锁存器的作用是防止ALU的输出通过累加器A直接反馈到ALU的输入端。

暂存器的作用与累加器A有点相似，都是用于保存操作数，只是操作结果要保存在累

加器A中，而不保存到暂存器中。

(3)标志寄存器FR(FlagRegister)

FR用于寄存ALU操作结果的某些重要状态或特征，如是否溢出，是否为零，是否为

负，是否有进位等。每种状态或特征用一位二进制位表示。由于ALU的操作结果存放在累

加器A中，因而FR也反映了累加器A中所存放数据的特征。FR中的状态标志常为CPU

执行后续指令时所用，例如根据某种状态标志来决定程序是顺序执行还是跳转执行。

在80386以上的处理器中，FR除存放状态标志外，还存放控制处理器工作方式的控制

标志和系统标志。

(4)寄存器组RS(RegisterStuff或Registers)

RS实质上是微处理器的内部RAM,因受芯片面积和集成度所限，其容量(即寄存器

数目)不可能很大。寄存器组可分为专用寄存器和通用寄存器。专用寄存器的作用是固定的，

图3中的堆栈指针SP、程序计数器PC、标志寄存器FR即为专用寄存器。通常寄存器可由

程序员规定其用途。通用寄存器的数目因微处理器而异，如8086有AX、BX、CX、DX、

BP、SP、SkD1共8个16位通用寄存器，80386/80486有EAX、EBX、ECX、EDX、

ESkEDkEBP、ESP共8个32位通用寄存器，等等。由于有了这些寄存器，在需要重复

使用某些操作数或中间结果时，可将它们暂时存放在寄存器中，避免对存储器的频繁访问，

从而缩短指令长度和指令执行时间，加快CPU的运算处理速度，同时也给编程带来方便。

除了上述两类程序员可用的寄存器外，微处理器中还有一些不能直接为程序员所用的

寄存器，如前述的累加锁存器、暂存器和后面将讲到的指令寄存器等，它们仅受内部定时与

控制逻辑的控制。

(5)堆栈和堆栈指针SP

在计算机中广泛使用堆践作为数据的•种暂存结构。堆栈由栈区和堆栈指针构成。栈

区是一组按先进后出(FILO)或后进先出(LIFO)方式工作的寄存器或存储单元，用于存

放数据。当它是由微处理器内部的寄存器组构成时，叫硬件堆栈；当它是由软件在内存中开

辟的一个特定RAM区构成时，叫软件堆栈。目前绝大多数微处理器都支持软件堆栈。

堆栈指针(SP,StackPointer)是用来指示栈顶地址的寄存器，用于自动管理栈区，

指示当前数据存入或取出的位置。在堆栈操作中，将数据存入栈区的操作称为“压入”(Push)；

从栈区中取出数据的操作称为“弹出"(Pop)。无论是压入还是弹出，只能在栈顶进行。每

当压入或是弹出一个堆栈元素，栈指针均会自动修改，以便自动跟踪栈顶位置。

SP的初值由程序员设定。一旦设定初值后，便意味着栈底在内存储器中的位置已经确

定，此后SP的内容即栈顶位置便由CPU自动管理。随着堆栈操作的进行，SP值会自动变

化，其变化方向因栈区的编址方式而异。栈区的编址方式有向下增长型和向上增长型两种。

对于向下增长型堆栈，将新数据压入时，SP自动减量，向上浮动而指向新的栈顶：当

数据弹出时，SP自动增量，向下浮动而指向新的栈顶。对于向上增长型堆栈则相反。

堆践主要用于中断处理与过程(子程序)调用。堆栈的“先进后出”操作方式给中断

处理和子程序调用返回(特别是多重中断与多重调用)带来很大方便。

(6)程序计数器PC(ProgramCounter)

PC用于存放下一条要执行的指令的地址码。程序中的各条指令一般是按执行的顺

序存放在存储器中的。开始时，PC中的地址码为该程序第一条指令所在的地址编号。在顺

序执行指令的情况下，每取出指令的一个字节(通常微处理器的指令长度是不等的，有的只

有一个字节，有的是两个或更多个字节)，PC的内容自动加1,于是当从存储器取完一条

指令的所有字节时，PC中存放的是下一条指令的首地址。若要改变程序的正常执行顺序，

就必须把新的目标地址装入PC,这称为程序发生了转移。指令系统中有一些指令用来控制

程序的转移，称为转移指令。

可见，PC是维持微处理器有序地执行程序的关键性寄存器，是任何微处理器不可缺少

的。也有一些微处理器(如80X86系列CPU),不是用一个PC来宜接指示下一条待执行

指令的地址，而是用代码段寄存器(CS)和指令指针寄存器(IP)通过内部转换来间接给

出待执行指令的地址。

(7)指令寄存器IR(InstructionRegister),指令译码器ID和操作控制器OC

(OperationController)

这三个部件是整个微处理器的指挥控制中心，对协调整个微型计算机有序工作极为重

要。它根据用户预先编好的程序，依次从存储器中取出各条指令，放在指令寄存器1R中，

通过指令译码(分析)确定应该进行什么操作，然后通过操作控制器OC,按确定的时序向

相应的部件发出控制信号。操作控制器OC中主要包括有节拍脉冲发生器、控制矩阵、时钟

脉冲发生器、复位电路和启停电路等控制逻辑。这几个部件对微处理器设计人员来说是关键,

但微处理器用户却可以不必过多关心。

2.存储器

存储器又叫内存或主存，是微型计算机的存储和记忆部件，用以存放数据(包括原始

数据、中间结果和最终结果）和程序。微型机的内存都是采用半导体存储器。

（1）内存单元的地址和内容

内存中存放的数据和程序，从形式上看都是二进制数。内存是由一个个内存单元组成

的，每一个内存单元中一般存放一个字节（8位）的二进制信息。内存单元的总数目叫内存

容量。

微型机通过给各个内存单元规定不同地址来管理内存。这样，CPU便能识别不同的内

存单元，正确地对它们进行操作。注意，内存单元的地址和内存单元的内容是两个完全不同

的概念。

图4给出了这两个概念的示意图。

地址内容

00001H11000111

00002H00001100

•

F0000H00111110

FFFFFH01110010

图4内存单元的地址和内容

（2）内存操作地址内容

CPU对内存的操作有读、写两种。读操作是CPU将内存单元的内容取到CPU内部，

而写操作是CPU将其内部信息传送到内存单元保存起来。显然，写操作的结果改变了被写

单元的内容，而读操作则不改变被读单元的内容。

现假定存储器由256个单元组成，每个单元存储8位二进制信息，即字长为8位，其

结构简图如图5（a）所示。这种规格的存储器，通常称为256X8位的读/写存储器。

图中所示为将数据97H放到数据总线上，传送至数据寄存器DR,然后由CPU取走该

内容，作为所需要的信息使用。

（a）存储器读操作过程（b）存储器写操作过程

施

地

址

址

烽

译

码M

US

图5存储器读/写操作示意图

应当指出，读操作完成后，04H单元中的内容97H仍保持不变，这种特点称为非

破坏性读出（NonDestructiveReadOut,NDRO）。这一特点很重要，因为它允许多次读出

同一单元的内容。

向存储器写入信息的操作过程如图5（b）所示。假定CPU要把数据寄存器DR中的内

容00100110即26H写入存储器08H单元，贝小（1）CPU的地址寄存器AR先把地址08H

放到地址总线上，经地址译码器选中08H单元；（2）CPU把数据寄存器中的内容26H放

到数据总线上；（3）CPU向存储器发送“写”控制信号，在该信号的控制下，将内容26H

写入被导址的08H单元。

应当注意，写入操作将破坏该单元原存的内容，即由新内容26H代替了原存内容,

原存内容将被清除。

匕述类型的存储器称为随机存取存储器RAM。所谓“随机存取”即所有存储单元均可

随时被访问，既可以读出也可以写入信息。

(3)内存的分类

技工作方式不同，内存可分为两大类；随机存取存储器RAM(RandomAccessMemory)

和只读存储器ROM(ReadOnlyMemory)

RAM可以被CPU随机地读和写，所以乂称为读写存储器。这种存储器用于存放用户

装入的程序、数据及部分系统信息。当机器断电后，所存信息消失。

ROM中的信息只能被CPU随机读取，而不能由CPU任意写入。机器断电后，信息并

不丢失。所以，这种存储器主要用来存放各种程序，如汇编程序、各种高级语言解释或编译

程序、监控程序、基本I/O程序等标准子程序，还可用来存放各种常用数据和表格等。ROM

中的内容一般是由生产厂家或用户使用专用设备写入固化的。

3.输入输出(I/O)设备

I/O设备是微型计算机系统的重要组成部分，微型机通过它与外部交换信息，完成实际

工作任务。常用输入设备有键盘、鼠标器、扫描仪等。常用输出设备有显示器、打印机、绘

图仪等。磁带、磁盘、光盘既是输入设备，又是输出设备。

I/O设备的种类繁多，结构、原理各异，有机械式、电子式、电磁式等•与CPU

相比，I/O设备的工作速度较低，处理的信息从数据格式到逻辑时序一般不可能直接兼容。

因此，微型机与I/O设备间的连接与信息交换不能直接进行，而必须设计一个“接口电路”

作为两者之间的桥梁。这种I/O接口电路又叫“I/O适配器(I/OAdapter)”。

4.总线

总线实际上是由一组导线和相关电路组成的，是各种公共信号线的集合，用作微型

计算机中所有各组成部分传递信息共同使用的“信息公路二

(1)数据总线DB(DataBus)

数据总线用来传输数据信息，是双向总线，CPU既可通过DB从内存或输入设备输入

数据，又可通过DB将内部数据送至内存或输出设备。

(2)地址总线AB(AddressBus)

地址总线用于传送CPU发出的地址信息，是单向总线。传送地址信息的目的是指明与

CPU交换信息的内存单元或I/O设备。

(3)控制总线CB(ControlBus)

控制总线用来传送控制信号、时序信号和状态信息等。其中有的是CPU向内存或外设

发出的信息，有的则是内存或外设向CPU发出的信息。可见，CB中每•根线的方向是一定

的、单向的，但作为一个整体是双向的。所以在各种结构图中凡涉及到控制总线CB,均以

双向线表示。

三、计算机的软件

用户软件乂称应用软件，它是各用户为了进行计算或实现检测与实时控制等不同

任务所编制的应用程序。究竟应配置多少系统软件才能满足特定计算机系统的需要，这取决

于具体的用途。程序的分级结构如图6所示。

系统软件主要包括操作系统(0S)和系统维护软件等。操作系统是一套复杂的系

统程序，用于提供人机接口和管理、调度计算机的所有硬件与软件资源。它所包含的系统程

序的具体分类尚不完全统一。其中，最为重要的核心部分是常驻监控程序。计算机开机后，

常驻监控程序始终存放在内存中，它通过接收用户命令，并启动操作系统执行相应的操作。

操作系统还包括I/0驱动程序和文件管理程序。前者用于执行I/O操作，后者用于管

理存放在外存中的大量数据集合。每当用户程序或其他系统程序需要使用I/O设备时，通常

并不是由该程序执行操作，而是由操作系统利用I/O驱动程序来执行任务。文件管理程序与

I/O驱动程序配合使用，用于文件的存取、复制和其他处理。

此外，系统软件还可包括各种高级语言翻译程序、汇编程序、文本编辑程序以及辅助

编写其他程序的程序。

计算机中的程序设计语言分为3级：

1.机器语言；

2.汇编语言;

3.高级语言

机器语言程序是计算机能理解和直接执行的程序。汇编语言程序是用助记符语言表

示的程序，计算机不能直接“识别”，需经过“汇编程序”的翻译把它转换为机器语言方能

执行。机器语言指令与汇编语言指令基本上一一对应，都是与硬件密切相关的。而高级语言

是不依赖于具体机型只面向过程的程序设计语言，由它所编写的程序，需经过编译程序或解

释程序的翻译方能执行。

文本编辑程序是供输入或修改文本文件（字母、数字和标点等组成的一组字符或代

码序列）用的程序，存于大容量存储器中，可用来输入、编辑源程序。

在编写程序时，还可能需要另外两种系统程序：系统程序库、连接程序与装入程序。

一般操作系统都有一个通用的系统程序库，用户还可以建立自己的程序库（-组子

程序）。程序库中的子程序可附在任何系统程序或用户程序上以供调用。把待执行的程序与

程序库及其他已翻译好的程序连接起来所用的准备程序称为连接程序或连接编辑程序；另一

种准备程序是用来把待执行的程序送入内存，称为装入程序。有时，连接与装入功能可合成

为一个程序。

图6软件的分级结构

应当指出，硬件系统和软件系统是相辅相成的，共同构成微型计算机系统，缺一不可。

现代的计算机硬件系统和软件系统之间的分界线并不明显，总的趋势是两者统一融合，在发

展上互相促进。

人是通过软件系统来访问计算机硬件的。通常，由人使用程序设计语言编制应用程序,

在系统软件的干预下使用硬件系统。

•个具体的微型计算机系统，它所包括的硬件和软件数量各不相同，究竟应包括多

少，要根据应用场合对系统功能方面的要求来确定。

第二章：处理器（CPU）概述

2.1CPU概述

中央处理器简称CPU（CentralProcessingUnit）,它是计算机系统的核心，主要包括运算

器和控制器两个部件。如果把计算机比作一个人，那么CPU就是心脏，其重要作用由此可

见一斑。CPU的内部结构可以分为控制单元、逻辑单元和存储单元三大部分，三个部分相

互协调，便可以进行分析、判断、运算并控制计算机各部分协调工作。

计算机发生的所有动作都是受CPU控制的。其中运算器主要完成各种算术运算（如加、

减、乘、除）和逻辑运算（如逻辑加、逻辑乘和非运算）；而控制器不具有运算功能，它只是

读取各种指令，并对指令进行分析，作出相应的控制。通常，在CPU中还有若干个寄存器,

它们可直接参与运算并存放运算的中间结果。

我们常说的CPU都是X86系列及兼容CPU。所谓X86指令集是美国Intel公司为其第一块

16位CPU(i8086)专门开发的，美国IBM公司1981年推出的世界第一台PC机中的CPU

-i8088(i8086简化版)使用的也是X86指令，同时电脑中为提高浮点数据处理能力而增

加的X87芯片系列数学协处理器则另外使用X87指令，以后就将X86指令集和X87指令集

统称为X86指令集。虽然随着CPU技术的不断发展,Intel陆续研制出更新型的i80386,i80486

直到今天的PentiumHI系列，但为了保证电脑能继续运行以往开发的各类应用程序以保护

和继承丰富的软件资源，Intel公司所生产的所有CPU仍然继续使用X86指令集。另外除

Intel公司之外，AMD和Cyrix等厂家也相继生产出能使用X86指令集的CPU,由于这些

CPU能运行所有的为IntelCPU所开发的各种软件，所以电脑业内人上就将这些CPU列为

Intel的CPU兼容产品。由于IntelX86系列及其兼容CPU都使用X86指令集，就形成了今

天庞大的X86系列及兼容CPU阵容。

2.2CPU的结构

本节以经典的8088/8086为例介绍CPU的功能结构。尽管现在的CPU结构与8088

/8086相比已经发生了很大的变化，但在概念结构上它们还是基本相似的，即由运算器、

控制器和寄存器三个主要部分组成。

通过8088/8086内部结构的了解，可使我们对CPU是如何工作的有一个基本的概念。

2.2.1CPU的功能结构

2.2.1.18086/8088的功能结构

在程序执行过程中，CPU总是有规则地重复执行以下步骤：

1.从存储器取出下一条指令；

2.如果指令需要，从存储器读取操作数：

3.执行指令(包括算术逻辑运算、数据传送、no操作、控制

转移等等)；

4.如果指令需要，将结果写入存储器。

8088/8086以前的微处理器是用串行方式完成以上各操作步骤的。8086/8088CPU采用了

一种不同的结构，它将上述步骤分配给CPU内两个独立的部件：执行单元(ExecutionUnit,

EU)负责执行指令；总线接口单元(BusInterfaceUnit,BIU)负责取指令、取操作数和写

结果。这两个单元都能够独立地完成各自相应的工作。所以，当这两个单元并行工作时，在

大多数情况下，取指令操作执行指令操作都可重叠地进行。因为EU要执行的指令总是被

BIU从存储器中已经“领取”出来，所以大多数情况下取指令的时间被“省掉”了，从而加

快了程序的运行速度。

8086与8088二者结构类似，都是由运算器——算术逻辑单元ALU,寄存器——包括累加

器和专用/通用寄存器，控制器——包括指令寄存器、指令译码器、定时电路和控制电路组

成。如上所说，这些部件在CPU中分为两个单元——总线接口单元BIU和执行单元EU。

执行单元EU由8个通用储存器、1个标志寄存器、算术逻辑单元ALU及EU控制电路

组成。总线接口单元BIU包括4个段寄存器、1个指令指针寄存器、先进先出的指令队列、

总线控制逻辑及计算20位实际物理地址的地址加法器。

EU的功能是执行指令。EU从指令队列取出指令代码，将其译码，发出相应的控制信

息。数据在ALU中进行运算，运算结果的特征保留在标志寄存器FLAGS中。

BIU的功能是负责与存储器、1/O接口传送信息。当EU从指令队列中取走指令，指

令队列出现空字节时，BIU就自动执行一次取指令周期，从内存中取出后续的指令代码放入

队列中；当EU需要数据时，BIU根据EU给出的地址，从指定的内存单元或外设中取出数

据供EU使用；当运算结束时，BIU将运算结果送入指定的内存单元或外设。当指令队列空

时.，EU就等待，直到有指令为止。若BIU正在取指令，EU发出访问总线的请求，则必须

等BIU取指令完毕后，该请求才能得到响应。一般情况卜，程序顺序执行，当遇到跳转指

令时，BIU就使指令队列复位，从新地址取出指令，并立即传给EU去执行。

指令队列的存在使8086/8088的EU和BIU并行工作，从而减少了CPU为取指令而等

待的时间，提高了CPU的利用率，加快了整机的运行速度。另外也降低了对存储器在取速

度的要求，这种技术是借鉴大型机的结果。在整个程序运行期间，BIU总是忙碌的，效率很

高。

BIU中的地址加法器用来产生20位的物理地址。因为8086/8088的寄存器全是16位的，

无法装载20位的物理地址。为了解决这个问题，8086/8088采用了将地址空间分段的方法，

即将220（1MB）的地址空间分为若干个64KB的段，然后用段基址加上段内偏移来访问物

理存储器。8086/8088规定，分段总是从16字节的边界处开始，所以段的起始地址最低四

位总是0,即XXXX0H,这样段的基地址只需用16位便可表示。也就是说，段基址实际上

是段起始地址的高16位。由于段基址的这个特点，B1U在计算存储器的物理地址时，即是

将段基址左移4位然后与段内偏移相加获得。

段基址和段内偏移乂称为逻辑地址，逻辑地址通常写成XXXXH：yyyyH,其中

XXXXH是段基址，yyyyH是段内偏移。例如：逻辑地址3A00H：12FBH对应的物理地址

是3B2FBH。

因为8086/8088CPU中有四个段寄存器，所以它同时可以访问四个存储段。段与

段之间可以重合、重叠、紧密连接或间隔分开。

分段（段加偏移）寻址所带来的好处是允许程序在存储器内重定位（浮动），允许实

模式下编写的程序在保护模式下运行。可重定位程序是一个不加修改就可以在任何存储区域

中运行的程序。可重定位数据是可以放在任何存储区而且可不加修改地为程序所用的数据。

因为段内偏移总是相对段起始地址（段基址）的，所以只要在程序中不使用绝对地

址访问存储器，就可以把整个程序作为一个整体移到一个新的区域，然后仅只改变段寄存器

的内容，就能实现程序的重定位。

2.2.2CPU的指令系统

每一种CPU都为程序员提供一组指令集，这组指令集就称为该CPU的指令系统。不同

系列的CPU,其指令集也不同。对于X86系列的CPU来说，它们大都与8086/8088的指

令系统相兼容，也就是说8086/8088的指令在这些CPU上都能够正确地运行。从这个意义

上来说，8086/8088的指令系统仍然是X86兼容CPU共同的基础。

8086/8088的指令系统可以分为6组：

.数据传送指令；

.算术运算指令：

.逻辑运算指令；

.串操作指令：

.控制转移指令；

.处理器控制指令。

2.2.3CPU的插接形式

1.Socket7

Socket7是与586CPU相配合的插座，也是曾经使用最广泛的一种CPU接口。Socket7

插座共有321个针孔，与Socket?CPU的321根插针相配合。

能叮Socket7配合使用的CPU类型非常多，主要有：P54C、P55c（带MMX的Pentium）□

K5、K6、K6-2、K6-3、6x86、6x86MX、IDTWinChip等。

另外还有一种SuperSocket7（简称Super7）的结构，它实际上就是Socket7,只是加

上了对AGP和对100MHZ总线的支持。

2.Socket370

Socket370是Intel公司为配合Celeron366>Celeron400而推出的•种廉价的CPU接口。

这两种CPU采用了PPGA370封装结构，所以应与Socket370配合使用。

Socket370CPU插座外观上与Socket7差不多,只不过Socket7有321个管脚，而

Socket370有370个管脚。另外，Socket7只有一个斜边，而Socket370有两个斜边。因此，

Intel发布的Socket370Celeron处理器不适用于Socket7主板。

3.Slot!和Slot2

Slotl是Intel公司推出的种新型的CPU接口标准，它随着PentiumII处理器的发布而首次

采用。Slot1一般是指主板上的CPU插槽，与之相配合的是装有CPU的单边接触卡盒。安

装时，将CPU单边接触卡盒垂直插入主板上的Slotl插槽中即可。

CPU单边接触卡盒又称S.E.C.C（Single-EdgeContactCartridge）,是Intel公司的一种

新型的CPU包装设计技术。目前采用Slotl的CPU包括PentiumII和PentiumIII处理器。

Slot2的外形与Slot1基本相同，只是引脚多一些，有330个。所以Slot2CPU的卡盒比Slot

1的卡盒要大•些。Slot2目前主要用于PentiumII/11IXeonCPU«XeonCPU是种高性

能的、专用于服务器的高档CPU,它最大的特点是带有512KB〜2MB全速运行的L2Cache。

4.SlotA

SlotA是AMDK7CPU所用的接口，它在物理结构上与Slot1完全一样，但两者在电气特

性上完全不兼容。也就是说Slotl的CPU不能插在SlotA插槽中，SlotA的CPU也不能

插在Slot1插槽中。

2.3主流CPU介绍

本节介绍儿种目前流行CPU的特点、技术特征、主要指标和它们所采用的新技术，对

于早期的、目前已很少使用的CPU不再作为重点介绍。

2.3.1INTELCPU

1.PentiumII

在推出PentiumPro处理器之后不久，Intel公司又推出了它的改进型产品一Pentium

II。

该CPU采用了与PentiumPro处理器相同的核心结构，从而继承了原有PentiumPro

处理器优秀的32位性能。与此同时，Pentium11处理器还增加了对MMX指令的支持和对

16位代码优化的特性，能够同时处理两条MMX指令。

和PentiumIICPU相比,PentiumPro处理器有一个致命弱点即在16位操作系统

下对PentiumPro处理器的段寄存器进行写人操作时，其速度异常地慢。PentiumPro处理

器运行传统16位软件时经常会发生段寄存器更新（只是不如在运行32位代码时那样频繁）,

而一次段寄存器更新会使流水线充满指令，所有使用了原有段值的指令都必须在该值被覆

盖重写之前进行处理，加上它用来执行实际写操作的时间，因而有大约30个时钟周期的延

迟时间。

PentiumII处理器虽采用了与PentiumPro处理器相同的核心结构，但它加快了段寄

存器写操作的速度，并增加了MMX指令集，以加速16位操作系统的执行速度。由于配备了

可重命名的段寄存器，因此PentiumII处理器可以猜测地执行写操作，并允许使用旧段

值的指令与使用新段值的指令同时存在。

如同MMXPentium处理器•样，PentiumII处理器使用了Intel公司的0.35微米

CMOS制造工艺。Intel公司一改过去使用BiCMOS制造工艺的这种笨拙且耗电量大的双极器

件，将750万个晶体管压缩到一个203平方毫米的管芯上。因此虽然PentiumII芯片只比

PentiumPro处理器大6平方毫米，但它却比PentiumPro处理器多容纳了200万个晶体管。

PentiumII处理器采用了称之为动态执行（DynamicExecution）的一种随机推测设计

来增强其功能；其虚拟地址空间达到64TB（T=10'2）,而实际物理地址空间达到64GB；其片

内集成了协处理器，并且还采用了超标量流水线结构。PentiumII处理器采用了•种称为

D.I.B（DualIndependentBustechnology,双重独立总线）的新技术来加快它的数据传

送速度，即具有纠错功能的64位系统总线和具有可选用纠错功能的64位Cache总线，这种

高速的结构和高速二级缓存结合，可大大提高整个系统的速度。

然而，PentiumII处理器的L2高速缓存实际上比PentiumPro处理器的L2高速缓

存慢一些。PentiumPro处理器使用了双腔陶瓷封装，将L2高速缓存封装在芯片内部（见

图1）,所以其L2高速缓存可以与CPU运行在相同的时钟频率下。这种制造工艺对提高CPU

的性能非常有效，但制造成本却非常昂贵。为了降低生产成本，PentiumII处理器设有采

用片内二级Cache的方案，而是使用了•种片外的外部高速缓存，它运行在相当于CPU自身

时钟频率一半的速度下。所以尽管PentiumII处理器的L2高速缓存比经典Pentium的L2

高速缓存快得多，但比200MHzPentiumPro处理器的L2高速缓存就要逊色一些了。作为•

种补偿，Intel公司将PentiumII处理器上的L1高速缓存从16KB加倍到32KB（16KB指令

十16KB数据），从而减少了对L2高速缓存的调用频率。由于采用了这一措施，再加上更高

的时钟频率,PentiumH处理器（配有512KB的L2高速缓存）在WndowsNT卜的性能比Pentium

Pro处理器（配有256KB的L2高速缓存）超出大约25%。

图1PentiumCPU的封装演变

ProcessorCoreL2

Pentium1ProProcessorPentium11Processor

DualCavitySubstrateandCompcxicnts

Package

PentiumII处理器与主板的连接首次采用了新型的Slot1接口标准，它不再用陶瓷

封装，而是采用了一块带金属外壳的印刷电路板（PCB）,该印刷电路板不但集成了Pentium

II处理器核心部件，而且还包括32KB的•级缓存。印刷电路板与一个称为单边接触卡（SEC,

Single-EdgeContact）的底座相连，再包上塑料封装外壳，形成完整的CPU部件。

SEC卡的塑料封装外壳称为单边插接卡盒，也称SECC（Single-EdgeContact

Cartridge）卡盒，其上带有PentiumII处理器的标志和PentiumII处理器印模的彩色图

像。在SEC卡盒中，处理器封装与L2高速缓存和TAGRAM均被置于同一个SEC底座上，而

该底座的一边（容纳处理器核心的那一边）安装有•个铝制散热片，另一边则用黑塑料封起

来。

单边接触式卡式盒（SECC）是Intel公司的一种新型的CPU包装设计技术。SECC卡式

盒技术可以与高性能的突发静态RAM（BSRAM）和专用的L2缓存很好地结合，很好地支持了

高性能CPU所需的高速数据传输能力。同时，这种技术允许PentiumII处理器使用先进的

双独立总线架构。

PentiumII处理器通过卡盒的单边接触引脚和主板进行连接，以代替以往CPU采用的

PGA网格阵列管脚。同样，主板上的Slotl插槽连接代替了以前使用的PGA插座。

下面分别介绍单边插接卡（SEC卡）上的主要部件：

（1）处理器

233、266、300、350、400或450MHZ；0.35微米、2.8V、带金属散热片的塑料插接网

格阵列四层金属CMOSo32KB片内L1高速缓存（16KB指令/16KB数据）；57条MMX指令：8

个64位的MMX寄存器。750万个晶体管组成的核心部分，制造在203平方毫米的管芯上。

处理器被固定到一个很小的印刷电路板（PCB）上，对双路SMP有很好的支持。

（2）L2高速缓存

512KB的四路级联片外同步突发式SRAM高速缓存。这些高速缓存的运行速度相当于核。

已处理器速度的•泮（对于一个266MHz的CPU来说，即为133MHZ）。

（3）TAGRAM

支持最多512KBL2高速缓存。L2高速缓存越大，就需要越大的TAGRAM。

（4）接口

将带CPU的印制板卡在底座上，再将512KB的L2高速缓存以及TAGRAM安装到SEC

卡上，最后通过Slot1接口插接到主板上。

PentiumPro处理器使用的是一种387管脚网格阵列（PGA）的陶瓷封装技术，而Pentium

II处理器的管芯使用的则是一种528管脚网格阵列（PLGA）的封装技术。这种封装使用了

细小的垫式接口，所以明显比以前的PGA封装具有更小的体积和更低的生产成本。

经典Pentium处理器插接到Socket7中，PentiumPro处理器插接到Socket8中,

而Pentiumll处理器的这种SEC卡则是插接到Slot1中。所有的Slot1主板都有一个由两

个塑料支架组成的固定机构。SEC卡可以从这两个塑料支架之间滑入Slot1中。SEC卡插入

到位后，就可以将一个散热槽附着到其铝制散热片上。266MIIZ的PentiumII处理器运行起

来比200MHz的PentiumPro处理器稍热一些（其功率分别为38.2瓦和37.9瓦），但是

由于SEC卡的尺寸较大，Slot1的散热槽几乎相当于Socket7或Socket8

所用散热槽的两倍那么大，所以PentiumII处理器的散热效果也就相应好多了。

PentiumII中采用了诸如MMX技术、动态技术、ECC技术等。其中ECC错误检查

纠正技术在二级缓存上的应用，大大提高了数据的完整性和可靠性。

2.Celeron

PentiumCeleron可以说是Intel为抢占低端市场而专门推出的。Intel把PentiumII

的二级缓存和相关电路抽离出来，再把塑料盒子也去抻，再改一个名字，这就是Pentium

Celeron。

Celeron采用0.35微米工艺制造，外频为66MHz,最初推出的有266与300两款，接

着又出现了333o从赛扬333开始，就已经采取了0.25微米的制造工艺。开始阶段，Celeron

最为人所诟病的是其抽掉了芯片上的L2Cache,这使人不禁想起当年的486SX。我们知道，

在486时代，CPU就已经内置了8K缓存，而在主板上还另有插槽可供大家再加上二级缓存

（高档一点的是板上自带的），到了奔腾时代，更是一发不可收拾，板上的二级缓存由256K

到现在最大的2MB（MYP3芯片组支持）。而PH则把二级缓存也放到CPU板上，CPU与内存

和二级缓存有两条总线，这就是Intel引以为豪的DIB双重总线技术，这样装置的二级缓

存能比Soecket7上的提供更高的性能，因为它是运行在CPU一半时钟频率上的，当CPU

为PII333时,二级Cache就运行在167MHz，这远比现在100MHZ外频的Soecket7上的Cache

速度要高的多，也就是说，在PII匕二级缓存的重要性比在Soecket7上的要高。在实际

应用中，Celeron266性能比PH266下降超过25%!而相差最大的就是经常须要用到二级

缓存的项目。

赛扬处理器现有主频为533、500、466、400、366、333、300A,300和266MHz。赛扬

处理器将Intel处理功能扩展到基本PC市场部分。Intel赛扬处理器在如Windows98操作

系统上运行当今最常用的应用程序。它们同奔腾II处理器一样受益于同一P6微构架。300

和266MHzIntel赛扬内核有7.5M晶体管,533、500、466、400、366、333和300A部件的

内核由于集成128KL2缓存,有19M的晶体管。所有的Intel赛扬处理器为提高处理器内核

频率和降低电消耗而采用了0.25微米制造技术。366MHz以下的赛扬处理器以单边处理器包

装提供⑸E.P.P.）设计简单，成本低。

400MHzlntel赛扬处理器比333MHz赛扬处理器整数性能高13%（由SYSmark32测出），多

媒体性能高14%（由NortonMediaBenchmark测出），浮点性能高19%（FPUmark测出）。其中还

包括了Intel的MMX媒体增强技术提供动态执行技术。为提高处理器内核频率和降低电消耗

而采用IntelO.25微米制造技术。

赛扬CPU还有Socket370架构的处理器,它可以说是由INTEL推出的一个使用PII为

核心、Socket架构为主的“杂交品种”。Socket370CPU插槽外观上和Socket7差不多，

只不过Socket7有321个Pin脚，而Socket370有370个Pin脚；另外Socket7只有一

个斜脚，而Socket370有两个斜脚，因此Intel发布的Socket370Celeron处理器不适用

于目前既有的Socket7主板，按Intel的计划，Socket370全部支持带二级缓存的300MHz

以上的Celeron（PPGA）处理器。而将来所有的Celeron处理器都会转向Socket370的架构，

这也更加符合Intel推出Socket370和Celeron的本意。从外观上看,特别象Socket7的

PentiumMMX,只是中央的Die封装部分要比MMX要大些,CPU的底部比较明显，Socket370

CPU底部中央的封装部分呈长方形，明显与MMX不同。虽同为Socket,Socket370是370针，

比Socket?CPU的321针多出49针,不仅针脚多出一圈，脚的位置也不同,注定两种Socket

是无法兼容了。

卜面为两种封装的CeleronCPU的功率:

SEP封装（Slot1）

ProcessorCoreL2CacheProcessorHeatSink

FrequencySizePowe5rDesign]>rgetMinimumTCASEMaximumTCASC

(W)3

(MHz)(KB)(W)(℃)CC)

266o16616.0585

300018417885

300A128184178585

333128202197585

366128222217585

40012824.223.7c85

433128246241585

PPGA封装(Socket370)

ProcessorCoreL2CacheProcessorHeatSmk

FrequencySizePowerDesignTargetMinimumTCAMMaximumTCAM

(MHz)(KB)(W)(W)(℃)(℃)

300A128178178585

333128-97197585

366128217217585

40012823.723.7585

433