级班组成原理期末复习

计算机组成原理考试题型说明一、填空题（20%）二、选择题（10%）三、是非判断题（10%）四、简答题（15%）五、计算应用题（32%）六、分析设计题（13%）计算机组成原理考试样题讲解一、填空题例1：微指令分操作控制字段和顺序控制字段两部分编码。例2：设相对寻址的转移指令占2个字节，第一字节为操作码，第二字节是位移量（用补码表示），每当CPU从存储器取出一个字节时，即自动完成（pc）+1→pc。设当前指令地址为3008H，要求转移到300FH，则该转移指令第二字节的内容应为

05H。若当前指令地址为300FH，要求转移到3004H，则该转移指令第二字节的内容为

F3H。例3：在微指令的字段编码中，操作控制字段的分段并非是任意的，必须遵循的分段原则，其中包括：（1）把互斥性的微命令分在同一段内，（2）一般每个小段还要留出一个状态，表示不产生微命令

。例4：中断请求的一般判优顺序是故障引发的中断请求、DMA请求和外部设备中断请求。例5：高速缓冲存储器的地址映像方式有：

直接映

、

全相联映像

、和

组相联映像

三种。例6：DMA的数据块传送分为

DMA初始化

、

DMA传送

、和

DMA后处理

阶段。例7：

静态

RAM是利用触发器电路的两个稳定状态来表示信息“0”和“1”，故在不断开电源时，可以长久保持信息；

动态

RAM利用电容器存储的电荷来表示信息“0”和“1”，因此需要不断进行刷新。例8：现在所生产的存储器芯片的容量是有限的，在字数或字长方面与实际存储器的要求都有很大差距，所以需要在

位数

和

字数

两方面进行扩展才能满足实际存储器的容量要求。例9：根据目前常用的存储介质将存储器分为

半导体存储器

、

磁表面存储器

和光盘存储器三种。例10：对存储器的要求是

存储容量大

、

存储速度快

、和

成本价格低

。为了解决这方面的矛盾，计算机采用多级存储体系结构。例11：动态半导体存储器的刷新方式主要有

集中刷新

、

分散刷新

和

异步刷新

三种方式。例12：高速缓冲存储器（CACHE）常用的替换算法有

先进先出算法、最近最少使用算法

和随机替换算法。例13：在数的表示范围方面，浮点比定点

大

。在运算规则方面，浮点比定点

复杂

。在运算精度方面，浮点比定点

高

。例14：控制器按照微命令形成方法不同分为：

组合逻辑控制器和微程序控制器。例15：计算机操作与时序信号之间的关系称为时序控制方式，时序控制方式可分为:同步控制和异步控制两大类。例16：DMA（直接内存访问）方式中，DMA控制器从CPU完全接管对

总线

的控制，数据交换不经过CPU,而直接在内存和

I/O设备

之间进行.例17：若浮点数的尾数用补码表示，当运算结果的两位符号位和小数点后的第一位是

00.1

或

11.0

时，表明结果是规格化的数。例18：在补码一位乘法中，如果判断位YiYi-1=10，则下一步（但不是最后一步）的操作是将部分积加上

[-X]补

，再向

右

移一位。（设x为被乘数，y为乘数）例19：由于一个存储器芯片的容量和位数一般不能满足使用要求，所以通常将若干个芯片按

串联

和

并联

两种方式相连接。例20：按数据传输格式来分，I／O接口类型可分

并行接口

和

串行接口

两种。例21：微程序入口地址是根据

指令操作码

通过

微地址形成电路

产生的。例22：某半导体存储器的地址码为16位，因此该机由地址码计算出的主存最大容量为

64K

(或216)

个单元。例23：一个直接映像的Cache，有64个块，主存共有4096个块，每个块64个字，因而在主存地址中，应有标记字段

6

位，Cache的容量为4096（或64×64）字。例24：指令操作码字段表示指令的操作特性与功能

，而地址码字段表示

操作数地址或操作数

。

二、选择题例1：真值-1011的八位原码是（C

）

A．00011001B．00001011C．10001011D．1110001例2：内存单元的内容可以是指令，也可以是数据，它们在形式上没有差别，主要通过(C)来识别从内存单元取的是指令还是数据。

A．指令译码器 B.主存单元的地址范围

C.指令执行的不同阶段 D.时序信号例3：在定点二进制运算器中，减法运算一般通过（D

）来实现。A．原码运算的二进制减法器

B．补码运算的二进制减法器C．补码运算的十进制加法器

D．补码运算的二进制加法器例4：为了缩短指令中某个地址段的位数，有效的方法是采用（B

）。A、立即寻址

B、寄存器寻址

C、间接寻址

D、变址寻址例5：脉冲型微命令的作用是（A

）。

A.用脉冲边沿进行操作定时

B.在该脉冲宽度时间内进行ALU操作

C.在该脉冲宽度时间内进行数据传送

D.在该脉冲宽度时间内打开数据传送通路例6：下列叙述中，能反映RISC特征的有(A)。

A．设置大量通用寄存器

B．指令长度可变

C．丰富的寻址方式

D．使用微程序控制器例7：总线的数据通路宽度是指（A

）。

A．能一次并行传送的数据位数

B．可依次串行传送的数据位数

C．单位时间内可传送的数据位数

D．可一次并行传送的数据的最大值例8：在多级存储体系中，“cache—主存”结构的作用是解决（

D

）的问题。

A.主存容量不足

B.主存与辅存速度不匹配

C.辅存与CPU速度不匹配

D.主存与CPU速度不匹配例9：计算机在控制硬盘和主机之间的大批数据交换时主要采用（D

）方式。

A．通道和I/O处理器方式 B．程序直接控制方式

C．程序中断控制方式 D．DMA方式例10：在微程序控制器中，机器指令和微程序指令的关系是（C

）。A．每一条机器指令由一条微指令来执行B．一条微指令由若干条机器指令组成C．每一条机器指令由一段用微指令组成的微程序来解释执行D．一段微程序由一条机器指令来执行例11：浮点加减中的对阶（A

）。

A．将较小的一个阶码调整到与较大的一个阶码相同

B．将较大的一个阶码调整到与较小的一个阶码相同

C．将被加数的阶码调整到与加数的阶码相同

D．将加数的阶码调整到与被加数的阶码相同例12：为了减少指令中的地址个数，可以采用（B）

A．直接寻址 B．隐含寻址

C．相对寻址 D．变址寻址例13：在计算机的层次化存储器结构中，虚拟存储器是指（C）.A．将主存储器当作高速缓存使用

B．将高速缓存当作主存储器使用

C．将辅助存储器当作主存储器使

D．将主存储器当作辅助存储器使用例14：接口是（B

）的逻辑部件。

A．CPU与系统总线之间

B．系统总线与I/O设备之间

C．主存与I/O设备之间

D．运算器与I/O设备之间例15：动态RAM存储信息依靠的是（D）。A．单稳态触发器 B．磁场C．双稳态触发器 D．电容器例16：若浮点数尾数用补码表示，则判断运算结果是否为规格化表示的方法是（C

）。A．阶符与数符相同为规格化表示B.阶符与数符相异为规格化表示C．数符与尾数小数点后第一位数字相异为规格化表示D．数符与尾数小数点后第一位数字相同为规格化表示例17：CPU可直接编程访问的存储器是（D）。

A．光盘存储器 B．虚拟存储器

C．磁盘存储器 D．主存储器例18：程序计数器是指（D）。A．可存放指令的寄存器B．可存放程序状态字的寄存器C．本身具有计数逻辑与移位逻辑的寄存器D．存放下一条指令地址的寄存器例19：在异步控制的总线传送中（C

）。

A．所需时间固定不变

B．所需时钟周期数一定

C．所需时间随实际需要可变

D．时钟周期长度视实际需要而定例20：零地址指令可选的寻址方式是（C）。

A．立即寻址 B．间接寻址

C．堆栈寻址 D．寄存器寻址例21：在集中式总线仲裁中，（

C

）方式响应时间最快。

A．链式查询B．计数器定时查询

C．独立请求D．以上三种相同例22：中断屏蔽字的作用是（B

）A．暂停外设对主存的访问B．暂停对某些中断的响应C．暂停对一切中断的响应D．暂停CPU对主存的访问三、是非判断题例1：减少指令中地址数目的办法是：采用以寄存器为基础的寻址方式。（

×

）例2：每条指令的第一个机器周期一定是取指周期。（√

）例3：对外设统一编址是指给每个外设设置一个地址码。（×

）例4：状态寄存器是为计算机提供判断条件，以实现程序转移。（√）例5：提高并行加法器速度的关键是尽量加快各位的计算结果。（×

）例6：计算机内部的除法运算可由“加减”和“左移”运算来实现。。（√）例7：外部中断一旦申请中断，便能立即得到CPU的响应。（×

）例8：DMA方式用于传送成组数据，所以DMA控制器申请总线使用权后，总是要等一批数据传送完成后才释放总线。（√）例9：在异步通信中，数据传送所需时间由CPU决定。（×

）例10：串行接口是指：接口与总线之间串行传送，接口与设备之间串行传送。（×

）例11：在微程序控制方式中，由一条微指令的微操作控制字段产生微命令。（√）例12：总线是一组可由多个部件分时共享的传送信息的公共线路，某一时刻允许多个部件通用过总线发送数据。（×

）例13：两个补码相加，只有在最高位都是1时有可能产生溢出。（×

）例14：相对寻址方式中，操作数的有效地址等于程序计数器（PC）内容与偏移量之和。（√）例15：指令是程序设计人员与计算机系统沟通的媒介，微指令是计算机指令和硬件电路建立联系的媒介。（√）例16：半导体ROM是非易失性的，断电后仍然能保持记忆。（√）例17：在统一编址方式下，CPU访问I/O端口时必须使用专用的I/O命令。（×

）例18：在常用硬磁盘中，外圈磁道容量与内圈磁道容量相同。（√）例19：主存储器中采用双译码结构的主要目的是提高存取速度。（×

）例20：ＤＭＡ方式进行外设与主机交换信息时，不需要向主机发出中断请求。（×

）例21：奇偶校验可以纠正代码中出现的错误。（×

）例22：用微指令的分段编码法设计微指令时，需将具有相斥性的微命令组合在同一字段内。（√）例23：时序电路用来产生各种时序信号，以保证整个计算机协调地工作。（√）例1：冯诺依曼的数字电子计算机设计思想包含那些要点？答：（1）用二进制代码表示程序和数据；（2）计算机采用存储程序的工作方式；（3）计算机硬件由存储器、运算器、控制器、输入设备和输出设备组成。四、简答题例2：什么是程序存储工作方式？答：（1）事先编制程序；（2）事先存储程序；（3）自动、连续地执行程序。例3：衡量计算机性能的基本指标有哪些？答：（1）基本字长；（2）运算速度；（3）数据通路宽度与数据传输率；（4）存储容量；（5）外围设备配置；（6）软件配置。例4：什么是寻址方式？常见的寻址方式有哪些？答：指令中以什么方式提供操作数或操作数地址，称为寻址方式，寻址方式是形成操作数有效地址的方法。常见寻址方式主要有：立即寻址，直接寻址，间接寻址，寄存器寻址，寄存器间接寻址，基址寻址，变址寻址，相对寻址，堆栈寻址，隐含寻址等。例5：在设计指令系统时,通常应从哪4个方面考虑?答：（1）指令系统的完备性，常用指令齐全，编程方便；（2）指令系统的高效性，程序占用内存空间少，运行速度快。（3）指令系统的规整性，指令和数据使用规则统一简化，易学易记；（4）指令系统的兼容性，同一系列的低档计算机的程序能放到新的高档机上直接运行。例6：微程序控制器怎么产生微操作控制信号？这种控制器有何优缺点？答：微操作控制信号的产生：事先把微操作控制信号以代码的形式构成微指令，然后存放于控制存储器中，取微指令时，其代码直接或译码产生微操作控制信号。优点：规整、易于修改和扩展；缺点：速度较慢。例7：画出计算机中采用的存储系统的层次结构，并说明不同层次的作用及对速度、容量的要求。答:（1）主存：存放需要CPU运行的程序和数据，速度较快，容量较大；（2）Cache：存放当前访问频繁的内容，即主存某些页的内容复制。速度最快，容量较小；（3）外存：存放需联机保存但暂不执行的程序和数据。容量很大而速度较慢。作出层次结构图如下：例8：组合逻辑控制方式的基本思想是什么？答：它通过组合逻辑电路产生微命令。产生微命令的输入信号有：指令代码(操作码，寻址方式码等），时序信号（工作周期、时钟周期，工作脉冲），程序状态（PSW中的标志位）和外部请求等。输出信号为微命令（电位型、脉冲型）。例9：I/O接口的基本功能有哪些？答：（1）寻址：接收CPU送来的地址码，选择接口中的寄存器供CPU访问。（2）数据缓冲：实现主机与外设的速度匹配（3）预处理：串-并格式转换（串口）；数据通路宽度转换（并口）；电平转换。（4）控制功能：传送控制命令与状态信息，实现I/O传送控制方式。例10：常见的总线分类方法有哪几种？相应的可以将总线分为那几类？答：总线的分类方法有以下几种：按数据传送格式分类，按时序控制方式分类，按所处的位置和功能分类，按传送信息类型分类。

按数据传送格式，总线可分为串行总线与并行总线。按时序控制方式，总线可分为同步总线（含同步扩展总线）与异步总线，。按所处的位置和功能，可分为CPU内部总线、系统总线以及各种局部总线。按传送数据类型，可分为地址总线、数据总线、控制总线。例11：动态存储器的刷新方式有哪几种?它们的优缺点如何?答：（1）集中式刷新方式，优点：主存利用率高，控制简单，缺点：形成一段较大的死区时间；（2）分散刷新方式，优点：控制简单，主存工作没有长的死区时间，缺点：主存利用率低，工作速度约降低一倍；（3）异步刷新方式，优点：对主存利用率高，工作速度快，而且没有长的死区，缺点：控制较复杂。例12：何谓程序中断方式？请举出两种具体的应用实例？答：当CPU接到某个随机的中断请求信号后，暂停执行当前的程序，转去执行相应的中断服务程序，为该随机事件服务，服务完毕后自动返回并继续执行原程序，这一过程称为中断，采用这种方式控制I/O操作或处理随机事件。称为中断方式。主要应用于处理复杂随机事件、控制中低速I/O；实例如：故障处理、中低速I/O控制、通信、实时处理、人机对话等。例13：主机和外设的信息交换方式有哪几种?并简单说明各自的特点。答：（1）程序查询方式：CPU的操作和外围设备的操作能够同步，且硬件结构比较简单，但比较浪费CPU资源。

（2）程序中断方式：CPU和外围设备能够并行操作。一般适用于随机出现的服务，且一旦提出中断要求应立即进行响应，节省了CPU的时间开销，但硬件结构稍复杂一些

（3）直接内存访问（DMA）方式：数据交换不经过CPU，数据传送速度很高，传送速率仅受到内存访问时间的限制。需要更多的硬件，适用于内存和高速外设之间大批量数据交换的场合。

（4）通道方式：可以实现对外设的统一管理和外设与内存之间的数据传送，大大提高了CPU的工作效率。

（5）外围处理机（IOP）方式：是通道方式的进一步发展，基本上独立于主机工作，结构更接近一般处理机。例14：总线集中式仲裁有哪几种方式?并说明各自的优缺点。答：（1）链式查询方式：通过接口的优先级排队电路来决定设备的优先级。结构简单，易于扩充，但是对询问链的电路故障很敏感，而且优先级低的设备可能长期不能使用总线。

（2）计数器定时查询方式：可以通过改变计数起始值来灵活改变设备的优先级，但需增加线数。

（3）独立请求方式：响应时间快，对优先次序的控制相当灵活，但需增加线数。五、计算应用题例1：将十进制数-21和-0.375化成二进制数，再写出各自的原码、补码、反码表示（符号位和数值位共8位）。

二进制数原码补码反码

解-21：-10101100101011110101111101010-0.375-0.0111.01100001.10100001.1001111例2、用变形补码进行加减运算，并判断结果是否溢出？是何种溢出？(1)X=0.10010，Y=-0.10011，计算X-Y(2)X=-0.10111，Y=0.10011，计算X+Y解：（1）[x]补=00.10010[y]补=11.01101[-y]补=00.10011[x-y]补=[x]补+[-y]补=00.10010+00.10011=01.00101

因为双符号位不同，发生了正溢。（2）[x]补=11.01001[y]补=00.10011[x+y]补=[x]补+[y]补=11.01001+00.10011=11.11100，无溢出。

x+y=－0.00100例3：用补码一位乘法计算X×Y=？，X=－0.1011Y=0.1101写出规范的运算过程。解：A=00.0000，B=[X]补=11.0101，

-B=[-X]补=00.1011，C=[Y]补=0.1101

练习1:用补码一位乘法（比较法）计算X×Y。已知X=－0.1101，Y=0.1011。要求写出规范的运算过程。例4：用逻辑代数的公式化简法证明下列等式。证明如下：练习2：用逻辑代数的公式化简法证明下列等式。例5：将4位有效信息1001编成循环校验码（CRC码），选择生成多项式为1011（即：），写编码过程。解：（1）编码方法（2）编码后的校验码为：练习3：将4位有效信息1100编成循环校验码（CRC码），选择生成多项式为1011（即：），写编码过程。例6：已知X=25*(9/16)Y=24*(-11/16)请按浮点数运算规则,计算:X+Y=?其浮点数的阶码和尾数用变形补码表示，存放格式如下：阶符（2位）阶码（3位）尾符（2位）尾码（6位）假定：舍入方法采用“0舍1入法”。解：[X]浮=00,10100.100100[Y]浮=00,10011.010100[EX-EY]补=00,101+11,100=00,001EX-EY=+1,则y的尾数向右移一位，阶码相应加1，对阶结果：

[Y]

浮′=00,10111.101010尾数相加[MX+MY’]补=

00.100100+11.101010=00.001110，[x+y]补

=00,101;00.001110(尾数出现“00.0”，需左规)。规格化处理,左规2位:即尾数左移二位,同时阶码减2

[X+Y]浮=00,01100.111000最终结果

:X+Y=23*(+0.111000)练习4：已知X=2-4*(11/16)Y=2-3*(13/16)请按浮点数运算规则,计算:X+Y=?其浮点数的阶码和尾数用变形补码表示，存放格式如下：假定：舍入方法采用“0舍1入法”。阶符（2位）阶码（3位）尾符（2位）尾码（6位）解：[X]浮=11,10000.101100[Y]浮=11,10100.110100[EX-EY]补=11,100+00,011=11,111EX-EY=-1对阶结果：

[X]

浮′=11,10100.010110尾数相加[MX+MY]补=00.010110+00.110100=01.001010，[x+y]浮=11,10101.001010(尾数出现“01.0”，表示溢出)（尾数溢出,需右规一位

,即尾数右移一位,同时阶码加1

）因此:[X+Y]浮=11,11000.100101最终结果X+Y=2-2*(+0.100101)例7：某计算机的字长为16位,存储器按字编址,存储器访问指令格式如下:

其中OP是操作码，Mode为寻址方式：0立即寻址、1直接寻址、2间接寻址、3变址寻址、4相对寻址，ADD为形式地址。设PC和Rx分别为程序计数器和变址寄存器，字长为16位。问:1.该格式能定义多少种指令?2.各种寻址方式的寻址范围为多少字?3.写出各种寻址方式的有效地址EA的计算式。OP(5位)Mode(3位)ADD(8位)解：（1）因为操作码字段长度为5位（K位），因此能定义25=32种（2K种）操作；（2）根据不同寻址方式的特点，寻址方式M寻址范围如下所示：

0

1个字,即指令字

1

256个字（2M字,M=8）

2

64k字（2N字,N=16）

3

64k字（2N字,N=16）

4

256个字(PC值附近256个字)（2M字，M=8）（设机器字长为N位，指令的地址位长M位）；（3）各种寻址方式有效地址的计算：

1

EA=Add

2

EA=(Add)

3

EA=(Rx)+Add

4

EA=(PC)+Add其中：Add为形式地址。练习5：某机主存容量为4M×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围；（3）一次间址的寻址范围；（4）相对寻址的寻址范围。解：（1）指令字长16位，操作码为7位，寻址特征位2位，地址码7位；（2）27；（3）216；（4）-64~+63。六、分析设计题例1：用74181和74182芯片构成一个16位ALU，采用组间并行进位链结构。画出逻辑图，并注明输入、输出信号。解：练习6：用74181构成一个16位ALU，采用组间串行进位链结构。画出逻辑图，并注明输入、输出信号。解：例2：用1K×4位/片的SRAM芯片构成一个4K×8位的存储器，地址总线A15～A0（低），双向数据总线D7～D0，读写控制信号，为片选输入信号。请画出芯片级逻辑框图，注明各种信号线，写出各片选信号逻辑式。解：

（1）计算芯片数

扩展位数：用两片1K×4位的存储芯片扩展容量至1K×8位；

扩展单元数：用4组1K×8位将容量扩展至4K×8位；

故共需2×4=8片1K×4位的存储芯片。

（2）地址分配

因为：212=4K，所以存储器需要12位