2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)

2022年北京邮电大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、对36位虚拟地址的页式虚拟存储系统，每页8KB，每个页表项为32位，页表的总容量为（）。A.1MBB.4MBC.8MBD.32MB2、某C语言程序段如下：for（i=0；i<9；i++）{temp=1；for（j=0；j<=i；j++）temp+=a[J]；sum+=temp；}下列关于数组a的访问局部性的描述中，正确的是（）。A.时间局部性和空间局部性皆有B.无时间局部性，有空间局部性C.有时间局部性，无空间局部性D.时间局部性和空间局部性皆无3、假设在网络中传送采用偶校验码，当收到的数据位为10101010时，则可以得出结论（）A.传送过程中未出错B.出现偶数位错C.出现奇数位错D.未出错或出现偶数位错4、4位机器内的数值代码，则它所表示的十进制真值可能为（）。I.16Ⅱ.-1Ⅲ.-8V.8A.I、V、ⅢB.IⅡ、IⅣC.Ⅱ、Ⅲ、IVD.只有V5、在C语言程序中，以下程序段最终的f值为（）。Floatf=2.5+1e10；f=f-1e10；A.2.5B.250C.0D.3.56、某总线共有88根信号线，其中数据总线为32根，地址总线为20根，控制总线36根，总线工作频率为66MHz、则总线宽度为（），传输速率为（）A.32bit264MB/sB.20bit254MB/sC.20bit264MB/sD.32bit254MB/s7、下列关于总线设计的叙述中，错误的是（）。A.并行总线传输比串行总线传输速度快B.采用信号线复用技术可减少信号线数量C.采用突发传输方式可提高总线数据传输率D.采用分离事务通信方式可提高总线利用率8、指令寄存器的位数取决（）。A.存储器的容量B.指令字长C.机器字长人D.存储字长9、下列关于配备32位微处理器的计算机的说法中，正确的是（）。该机器的通用寄存器一般为32位Ⅱ.该机器的地址总线宽度为32位Ⅲ.该机器能支持64位操作系统IV.一般来说，64位微处理器的性能比32位微处理器的高A.I、ⅡB.I、ⅢC.I、ⅣD.I、IⅡ、Ⅳ10、下列操作中，不属于“中断隐指令”所完成的是（）。I.关中断II.开中断III.保护现场IV.保存断点V.将中断服务程序首地址送PCA.I，IIB.II，III，VC.II，IIID.III，V11、某计算机的IO设备采用异步串行传送方式传送字符信息，字符信息的格式为：1位起始位、7位数据位、1位检验位、1位停止位。若要求每秒传送480个字符，那么该I/O设备的数据传输率应为（）bit/s.A.1200B.4800C.9600D.240012、下面是段MIPS指令序列：add$a3,$s1,$s0#R[$t3]←R[$s1]+R($s0]add$t2,$s0,$s3#R[$t2]←R[$s0]+R[$s3]Lw$t1,0($t2)#R[$t1]←M[R[$t2]+0]add$t1,$t1,$t2#R[$t1]←R[$t1]+R[$t2]以上：指令序列中，指令之间发生数据相关？（）A.1和2，2和3B.1和2，2和4C.1和3，2和3，2和4，3和4D.1和2，2和3，2和4，3和413、在计算机体系结构中，CPU内部包括程序计数器（PC）、存储器数据寄存器（MDR）、指令寄存器（IR）和存储器地址寄存器（MAR）等。若CPU要执行的指令为MOVRO，#100（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是（）。A.100ROB.100→MDRC.PC→MARD.PC→IR14、某计算机有16个通用寄存器，采用32位定长指令字，操作码字段（含寻址方式位）为8位，Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则Store指令中偏移量的取值范围是（）。A.-32768~+32767B.-32767~+32768C.-65536~+65535D.-65535~+6553615、在通用计算机指令系统的二地址指令中，操作数的物理位置可安排在（）。I.一个主存单元和缓冲存储器Ⅱ.两个数据寄存器IⅡ.一个主存单元和一个数据寄存器IV.一个数据寄存器和一个控制存储器V.一个主存单元和一个外存单元A.Ⅱ、Ⅲ、IVB.IⅡ、ⅡC.I、Ⅱ、ⅢD.I、Ⅱ、Ⅲ、V二、填空题16、计算机软件一般分为两大类：一类叫______,另一类叫______操作系统属于_______类。17、寻址方式按操作数的物理位置不同，多使用________型和________型，前者比后者执行速度快。18、存储器的技术指标有存储容量、存取时间、________和________、19、移码表示法主要用于表示浮点数的_______码，以利于比较两个_______数的大小和进行操作。20、CPU能直接访问______和______但不能直接访问磁盘和光盘。21、条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于_______类指令，这类指令在指令格式中所表示的地址不是_______的地址，而是_______的地址。22、一位十进制数，用BCD码表示需要________位二进制码，用ASCII码表示需要________位二进制码。23、RISC机器一定是_______CPU，但后者不一定是RISC机器，奔腾机属于_______机器24、奔腾CPU中L2级cache的内容是_______的子集，而_______内容又是L2级cache的子集。25、外围设备大体分为输入设备，输出设备，_________设备，_________设备，_________设备五大类。三、名词解释题26、汇编语言：27、猝发转输方式：28、周期窃取：29、访问时间：四、简答题30、什么叫机器指令？什么叫指令系统？为什么说指令系统与机器的主要功能以及与硬件结构之间存在着密切的关系？31、什么是中断？请说明它的特点和适用场合。32、何谓“总线仲裁”？一般采用何种策略进行仲裁，简要说明它们的应用环境。33、中断处理过程包括哪些操作步骤？五、计算题34、将下列十进制数表示成浮点规格化数，阶码4位（包含一位阶符），分别用补码和移码表示；尾数9位（包含一位数符），用补码表示。1）27/64。2）-27/64。35、假设磁盘存储器转速为3000r/min，分8个扇区，每扇区存储1KB，主存与磁盘存储器数据传送的宽度为16位（即每次传送16位）。假设一条指令最长执行时间为25s。试问：是否可采用一条指令执行结束时响应DMA请求的方案，为什么？若不行，应采用什么方案？36、某计算机的主存地址位数为32位，按字节编址。假定数据Cache中最多存放128个主存块，采用4路组相联方式，块大小为64B，每块设置了l位有效位。采用一次性写回策略，为此每块设置了1位“脏位”。要求：1）分别指出主存地址中标记（Tag）、组号（lndex）和块内地址（Offset）3部分的位置和位数。2）计算该数据Cache的总位数。六、综合题37、现有4级流水线，分别完成取指、指令译码并取数、运算、回写4步操作，假设完成各部操作的时间依次为100ns，100ns，80ns，50ns。试问：1）流水线的操作周期应设计为多少？2）试给出相邻两条指令发生数据相关的例子（假设在硬件上不采取措施），试分析第2条指令要推迟多少时间进行才不会出错？3）如果在硬件设计上加以改进，至少需要推迟多少时间？38、写出一个定点8位字长的二进制数在下列情况中所能表示的真值（数值）范围：1）不带符号数表示。2）原码表示。3）补码表示。4）反码表示。5）移码表示。39、某机器采用一地址格式的指令系统，允许直接和间接寻址（机器按字寻址）。机器配有如下硬件：ACC、MAR、MDR、PC、X、MQ、IR以及变址寄存器R。和基址寄存器Ra，均为16位。1）若采用单字长指令，共能完成105种操作，则指令可直接寻址的范围是多少？一次间接寻址的范围又是多少？2）若采用双字长指令，操作码位数及寻址方式不变，则指令可直接寻址的范围又是多少？画出其指令格式并说明各字段的含义。3）若存储字长不变，可采用什么方法访问容量为8MB的主存？需增设哪些硬件？

参考答案一、选择题1、D2、A3、D4、D5、C6、A7、A8、B9、C10、C11、B12、D13、C14、A15、B二、填空题16、系统软件应用软件系统软件17、RRRS18、存储周期存储器带宽19、阶码指对阶20、cache主存21、程序控制类操作数下一条指令22、4723、流水CISC24、主存L1级cache25、外存数据通信过程控制三、名词解释题26、汇编语言：采用文字方式（助记符）表示的程序设计语言，其中大部分指令和机器语言中的指令一一对应，但不能被计算机的硬件直接识别。27、猝发转输方式：在一个总线周期内传输存储地址连续的多个数据字的总线传输方式。28、周期窃取：DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期。29、访问时间：从启动访问存储器操作到操作完成的时间。四、简答题30、答：人们习惯把每一条机器语言的语句称为机器指令，而又将全部机器指令的集合称为机器的指令系统。31、答：在计算机的运行过程中，cpu接到跟紧急的服务请求而暂停执行的现行程序转而去执行终端服务程序，已处理随机事件，执行完毕后又恢复源程序的执行；主要特点：随机性，通过执行程序处理随机事件；使用于中低速的NO管理，已处理随机事件；32、答：连接到总线上的功能模块有主动和被动两种形态。主方可以启动一个总线周期，而从方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。除CPU模块外，IO功能模块也可以提出总线请求。为了解决多个主设备同时竞争总线控制权，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。一般来说，采用优先级或公平策略进行仲裁。在多处理器系统中对CPU模块的总线请求采用公平原则处理，而对IO模块的总线请求采用优先级策略。33、答：中断处理过程如下：⑴设备提出中断请求；⑵当一条指令执行结束时CPU响应中断⑶CPU设置“中断屏蔽”标志，不再响应其它中断请求⑷保存程序断点（PC）⑸硬件识别中断源（移到中断服务子程序入口地，址）⑹用软件方法保存CPU现场⑺为设备服务⑻恢复CPU现场⑼“中断屏蔽”标志复位，以便接收其它设备中断请求⑽返回主程序五、计算题34、解析1）27/64=0.011011=0.11011×2-1当补码和尾数都采用补码表示时：1，111：0.11011000。阶码采用移码、尾数采用补码表示时：0.11l：0.11011000。2）-27/64=1.011011=1.11011×2-1当补码和尾数都采用补码表示时：1，11l；1.00101000。阶码采用移码、尾数采用补码表示时：0.1l1：l.00101000。35、解析：磁盘存储器转速为3000r/min，即50r/s。每转传送的数据为8×1KB=8KB，所以数据传输率为8KB×50r/s=400KB/s.16位数据的传输时间=16位/（400KB/s）=2B/（400KB/s）=5μs。由于5μs远小于25s，因此不能采用一条指令执行结束响应DMA的请求方案。应采用每个CPU机器周期末查询及响应DMA的请求方案。36、解析：主存地址由标记（Tag）、组号（Index）和块内地址（Offset）3部分组成，标记字段在前，组号字段居中，块内地址字段在后。1）因为块大小为64B，所以块内地址字段为6位：因为Cache中有128个主存块，采用4路组相联，Cache分为32组（128/4-32），所以组号字段为5位；标记字段为剩余位，32-5-6=21位。2）数据Cache的总位数应包括标记项的总位数和数据块的位数。每个Cache块对应一个标记项，标记项中应包括标记字段、有效位和“脏位”（仅适用于写回法）。因此，标记项的总位数=128×（21+1+1）=128×23=2944位。又由于数据块位数=128×64×8=65536位，因此数据Cache的总位数=2944+65536=68480位。六、综合题37、解析：1）流水线操作的时钟周期T应按4步操作中所需时问最长的一个步骤来考虑，所以T=100ns.2）两条指令发生数据相关冲突的例子如下：ADDR1，R2，R3（R2）+（R3）→R1（将寄存器R2和R3的内容相加存储到寄存器RI）SUBR4，R1，R5（R1）-（R5）→R4（将寄存器R1的内容减去寄存器R5的内容，并将相减的结果存储到寄存器R4）分析如下：首先这两条指令发生写后读（RAW）相关。两条指令在流水线中的执行情况见表。ADD指令在时钟4时将结果写入寄存器堆（R1），但SUB指令在时钟3时读寄存器堆（R1）。本来ADD指令应先写入R1，SUB指令后读R1，结果变成SUB指令先读R1.ADD指令后写R1，因而发生数据冲突。如果硬件上不采取措施，则第2条指令SUB至少应该推迟两个时钟周期（2×100ns），即SUB指令中的指令译码并取数周期应该在ADD指令的写回周期之后才能保证不会出错，见表。3）如果硬件上加以改进，则只延迟一个时钟周