PCB设计作业规范

PCB设计作业规范

i.o.o目的

规范产品的PCB设计作业，规定PCB设计作业的相关参数，使得

PCB的设计满足可生产性、可测试性、电性能可靠性、安规、EML

EMC等技术规范要求，在产品设计过程中构建成产品的工艺、品质、

质量、成本等优势.

2.0.0适用范围

本规范适用于MP3、MP4、数码产品的PCB设计中，在设计中

要以本规范的相关标准内容为准.

3.0.0组织与权责

3.0.1产品Pcblayout部

负责完成产品PCBLAYOUT,里面包含设计前的评估，设计中的规则

和注意事项，设计后的资料输出.

3.0.2根据硬件，结构提供的原理图和机械图，新产品要做详细的评估

PCB布局的可行性，电性能可靠性，综合分析设计合理性.并提出评

估资料与相关部门协调，分析，解决评估中存在的问题.

3.0.3严格执行PCBLayout流程，以及PCBLayout规则和注意事项.来

提高产品的性能，可靠性，以及考虑方便工厂生产工艺.减少PCB

Layout版本次数,来缩短开发的周期.

3.0.4严格执行与外部的沟通流程，做到分工明细，有问题相互提醒.

通过每次检讨，考虑如何来完善产品.以及修证的文件管理，在工作

中不断思考、学习来提高工作技能和自身能力

4.0.0名词解释;

4.0.1在电路板上设计布局，布线来验证电路的可行性，以及可靠性.

5.0.0作业流程图;

与相关部门协商

OK

BOK

规则设置

COK

元器件布局

DOK

布线

EOK

检查

FOK

复查

GOK

资料输出

6.0.0作业程序

设计阶段分区说明；

A-网表和结构图输入

B-规则设置

C-元器件布局

D-布线

E-检查

F-复查

G-资料输出

6.1.0资料输入

在新产品评估后，由硬件，结构提供详细的原理图和机械图文件

到PCBLAYOUT部门。这时PCBLAYOUT要核对输入的文件是

否正确，如有问题要及时知会到相关的部门协商处理.

6.2.0规则设置

6.2.2这时需要设置PCBLAYOUT使用的软件设置参数，需要设

置以下儿个主要参数；

6.2.3Designunitspreferences;(MilsMetricInches),一般设置为

Mil或MetricUnits

6.2.4DesignGridpreferences一般设置为0.01mm,DisplayGrid

preferences设置为0.5mm

6.2.5Floodpreferences;Min.Hatch设置为OmmSmoothing设置为

4mm

6.2.6LayersSetup,跟据产品需求可以定义儿层PCB板，一般MP3定

义为2/4/6层.

6.2.7RulesSetup,一般定义为以下

6.3.0元器件布局

在layout中布局非常重要;

6.3.1.先放置与结构关系密切的元件，如接插件、按键、屏、连接

座等等。

6.3.2.优先摆放电路功能块的核心元件及体积较大的元器件，再以

核心元件为中心摆放周围电路元器件。周围的电路要紧靠相关主要的

器件.

6.3.3.FMModule要靠近耳机座，要远离干扰源（例如：FLASH.

SDRAM、POWER）,来避免FM干扰.

6.3.4.易受干扰源器件MIC头、音频器件也同样远离干扰源.

6.3.5.电源器件要紧靠在一起,防止干扰其它器件.

6.3.6.模拟器件要与数字器件分开，防止相互干扰.

6.3.7.有高频连线的元件尽可能靠近，以减少高频信号的分布参

数和电磁干扰。

6.3.8.输入、输出元件尽量远离。

639.IC每个电源引脚要有去耦电容，应靠近电源输入端就近放

置。

6.3.10.DC-DC器件要靠近IC的输出PIN,电源输出要先经过大

电容再到小

容（例如：68UF—1UF—0.1UF—0.01UF）

6.3.11.ESD器件要靠近相关的接口器件（例如；耳机座、USB

座、按建等）

6.3.12.考虑信号流向，合理安排布局，使信号流向尽可能保持一

致。

6.3.13.布局应均匀、整齐、紧凑。

6.3.14.表贴元件布局时应注意焊盘方向尽量取一致，以利于生产,

减少桥连的可能。

6.4.0布线

6.4.1.线应避免走锐角、直角、采用45。、弧形走线。

6.4.2.相邻层信号线为正交方向。

6.4.3.高频信号尽可能短。

6.4.4.输入、输出信号尽量避免相邻平行走线，最好在线间加地线,

以防反馈耦合。

6.4.5.双面板电源线、地线的走向最好与数据流向一致，以增强抗

噪声能力。

6.4.6.数字地、模拟地要分开，对低频电路，地应尽量采用单点并

联接地；高频电路宜采用多点串联接地。对于数字电路，地线应闭合

成环路，以提高抗噪声能力。

6.4.7.对于时钟线和高频信号线要根据其特性阻抗要求考虑线宽，

做到阻抗匹配。

6.4.8.整块线路板布线、打孔要均匀，避免出现明显的疏密不均的

情况。当印制板的外层信号有大片空白区域时，应加辅助线使板面金

属线分布基本平衡。

6.4.9.HighspeedUSBDP>DM走线要非常严格处理.，DP、DM

要走差分线，在走线中不允许打VIA,周围要有GND包围.详

见如图;DM、DP线宽间距为9mil/10mil/9mil

6.4.10,FM根据不同FMModuleLAYOUTGUIDE要求进行布线

6411,电源和地的布线尽量给出单独的电源层和底层；即使要在

表层拉线，电源线和地线也要尽量的短且要足够的粗。对于多层板,

一般都有电源层和地层。需要注意的只是模拟部分和数字部分的地和

电源即使电压相同也要分割开来。对于单双层板电源线应尽量粗而

短。电源线和地线的宽度要求可以大概根据1mm的线宽最大对应1A

的电流来计算，电源和地构成的环路尽量小。

6.4.12,PAD出来打VIA要求尽量短，地PADVIA处理请请按best

notgoodgoodbest

viatoground

Componentgrounding

6.4.13,时钟的布线：

时钟线作为对EMC影响最大的因素之一。在时钟线应少打过孔，

尽量避免和其它信号线并行走线，且应远离一般信号线，避免对信号

线的干扰。同时应避开板上的电源部分，以防止电源和时钟互相干

扰。当一块电路板上用到多个不同频率的时钟时，两根不同频率的

时钟线不可并行走线。时钟线还应尽量避免靠近输出接口，防止高

频时钟耦合到输出的cable线上并沿线发射出去。如果板上有专门的

时钟发生芯片，其下方不可走线，应在其下方铺铜，必要时还可以对

其专门割地。对于很多芯片都有参考的晶体振荡器，这些晶振下方

也不应走线，要铺铜隔离。同时可将晶振外壳接地对于简单的单,

双层板没有电源层和地层，时钟走线可以参看下图

Digitalclockdistribution

6.5.0检查

6.5.1检查这个环节需要非常仔细Checing,这个动作是检查上面

布局、布线是否按照设置的Rulessetup；

652所先大概眼睛观察下，是否有设计不合理的问题.

6.5.3需要经过以下的DRC,如图

有两项必需通过,l)Clearance是检查线的宽度、线与线之间的距

离、PAD与PAD距离、以及短路问题.操作点击Start如果没问题

会弹出以下界面;

C*WireBonds

Error0

2)Connectivi是检查布线是否布通，操作先点击。Connectiv,然

后点击”Start"0K会提不以下界面；

6.6.0复查;

661在检查的基础上，再次Checking.

6.6.2在CAM里Preview每层的文件是否有问题;如图

；；

Q

DefineCAMDocuments

CAMDocuments

DocumentName：Fabrication

Add...

art002.phoGNDEdit...|

art003.phoVCC

art004.phoBottomMete|

smd001023.phoPasteMaskTop:R晨

smd004022.phoPasteMaskBottom■»・J

sm001021.phoSolderMaskTop

sm004028.phoSolderMaskBottomDownN

Summary：Igj)ort…|

Routing：(Board)皿

Top：(Pads,Vias.Tracks,Copper,Lines,Text)Export...

■sting|

ApertureReport...

663点击Previer,观察每层的布局，布线是否有问题.

2««a

|恒理［711*9”|I«rlafe»||Plo*・|

d

6.7.0资料输出

6.7.1.输出Gerberfiles,要严格按照Gerberfiles流程处理.

672文件输出详细说明；

主板：1,材料：FR46层板

2,表面：无铅喷锡铺绿油

3,丝印：白色丝印

4,厚度：1.0mm+-0.1mm

小板：1,材料：FR44层板

2,表面：无铅喷锡铺绿油

3,丝印：白色丝印

4,厚度：0.6mm+-0.1mm

注意；1,要求回传钢网和菲林文件.

2,数量50pcs,打慢板.

3,冲孔Noplate,过孔要铺满绿油

6.7.3拼板要求；要合理的拼板，考虑到作业稳定性、效率、以及成

本核算.

8.0mm

户・

^13.0mm*25mm

2.0mmi

O

3JL-t0mm

3.0mm6.0mm

7C

__o

3.0mm*4

6.7.4两边板条上的MARK点要求错开3.0mm,以方便工厂作业.

7.0.0参考文件；

7.0.1《PCBLayout设计规则和注意事项规范》

7.0.2《FMLayoutguide规范》

7.0.3《EMIEMO试验作业规范》

7.0.4《文件与资料管理程序》

8.0.0附件

ABCDEF

KEENHIGHTECHNOLOGIES(HK).,LTD

1

REV;VI.0----------►VI.1O

2

VI.1----------►VI.2口

3PCB修正记录表

修正日期:30-01-2007to

VI.2----------►VI.3口

402-02-2007

修正型号"18SRF

5

序号修正位置修正原因修正结果

6

1

7

2

8

3

9

4

10

5

11

6

12

7

13

8

14

9

15

10

16

备注如果在VL0-VL1版本的修改,请在右上方口内J

17

18审核，___________________________________________________________

KEENHIGHTECHNO