基于FPGA的多相信号重采样技术

基于FPGA的多相信号重采样技术MultiphaseSignalResamplingTechnologyBasedonFPGA摘要由于FPGA的系统时钟有限，对于高速数据无法进行直接处理转换。因此，本文提出了一种基于FPGA的多相信号重采样技术来解决FPGA工作时钟与数据速率不匹配的问题。本文首先研究了多相转换、CIC滤波的基本原理。然后基于此在FPGA中将输入250kHz的I、Q两路数据进行8相并行转换输出。最后对8相数据进行CIC插值，输出125MHz的数据速率。经过仿真结果分析可得，输出速率满足设计要求且平滑无失真，为在低速时钟下有效处理高速数据提供了理论依据与参考。关键字：重采样；多相转换；CIC滤波；FPGADuetothelimitedsystemclockofFPGA,high-speeddatacannotbedirectlyprocessedandconverted.Therefore,thispaperproposesapolyphasesignalresamplingtechnologybasedonFPGAtosolvetheproblemofmismatchbetweenFPGAworkingclockanddatarate.Firstly,thebasicprinciplesofpolyphaseconversionandCICfilteringarestudied.Theninput250kHzIandQdatainFPGAfor8-phaseparallelconversionandoutputbasedonthis.Finally,CICinterpolationisperformedon8-phasedatatooutput125MHzdatarate.Thesimulationresultsshowthattheoutputratemeetsthedesignrequirementsandissmoothwithoutdistortion,whichprovidesatheoreticalbasisandreferenceforeffectiveprocessingofhigh-speeddataunderlow-speedclock.Keywords:resample;Multiphaseconversion;CICfiltering;FPGA引言由于FPGA的可编程性、高性能、灵活性强等特点，被广泛应用于通信、雷达、电子等重要领域[1]。例如在通信信号发送系统中，为了提高数据发送的精度与数据量，DA芯片需要配置更高的采样率。然而FPGA的输入时钟有限，无法直接对高速率数据进行处理，所以需要在保证原信号不变的情况下，对待处理的高速数据进行多相降速处理，并采用重采样技术匹配DA的数据采样率。目前，信号采样率的变换适配广泛使用到数字多相插值滤波器[2]，例如FIR滤波器、CIC滤波器。插值滤波器采用多相方法，能有效地的降低数据的处理速率，提高运算精度[3]。但由于高倍数插值与多相技术的引入，还需对滤波器系数进行整数倍或对称改进[4-5]，达到节省硬件资源，提高FPGA处理效率的目的。因此，本文提出了一种基于FPGA的多相信号重采样技术来解决FPGA高速数据与时钟不匹配的问题。主要内容包括对输入的I、Q两路数据进行多相转换处理、多相数据CIC插值重采样以及FPGA仿真验证。理论基础3.1多相转换原理多相转换是将输入信号进行采样点延迟并N倍抽取，达到单路信号转换成N路并行信号的目的，而且这N路并行信号的采样率为原来输入信号的1/N倍。具体工作原理如图1所示。图1

N相转换原理图其中X(n)为输入信号的采样点序列，X(N)为输入序列的第N个采样点，同样可以理解X(N)为N倍抽取的初始值，Y(N)为输出的N相数据。3.2级联积分梳状滤波器(CIC)原理CIC滤波器是将K个积分梳状滤波器进行级联，以提高CIC滤波器的抗混叠性能。假设x[n]为输入信号，则该信号经过单一积分积分梳状滤波器后，得到输出信号y[n]为：其中h[n]为内插滤波器，其主要由多个“1”序列构成，其中“1”的个数表示滤波器的内插因子L。由上式可见，单一积分梳状滤波器的输出结构简单，无需滤波器系数，且性能基本无法满足应用需求。因此将K个同样的滤波器进行级联后得到其z变换为：对于具有插值的CIC滤波器，其主要结构为：图2

CIC插值滤波结构对于具有抽取的CIC滤波器，其主要结构与插值结构相反为：图3

CIC抽取滤波结构将式（2）中的z用替换后可得到CIC滤波器的幅频特性为：式中Sa(x)=sin(x)/x为抽样函数，Sa(0)=1，CIC滤波器在w=0处的幅度值为L，CIC滤波器的主瓣在(0,2π/L)区间，而其它区间为旁瓣。设计方案本文将采样率250kHz的I、Q两路数据，经过多相转换与CIC插值转换，最终输出8路125MHz的数据，该数据通过拼接，可输入至采样率为1GSPS的DA芯片，具体设计方案如下图4所示，以I路输入为例，经过8倍抽取后数据的采样率为31.25kHz，经过CIC插值后输出的数据采样率为125MHz。图4设计方案仿真实现本文仿真基于的芯片为xc7z100ffg900-2，系统工作时钟为125MHz。该仿真系统主要包括三个模块，信号输入模块、单相转八相模块，CIC插值模块。其中信号输入模块采用单口ROM以250kHz的速率输入I、Q信号；单相转八相模块主要通过地址判断将250kHz的I、Q两路分别转换成采样率为31.25kHz的8路信号；CIC插值滤波器主要将8相信号插值成125MHz。（a）单相转8相仿真图

（b）CIC插值后的波形（b）单相转8相波形周期32us（d）CIC插值后的波形周期8ns图4仿真输出波形输出结果如图4所示，图（a）为输出的8相信号，图（b）为CIC插值后的输出波形。经过测量8相输入信号周期且32us，CIC滤波后的输入周期齐8ns由此可见输出的信号满足设计要求。结论本文针对FPGA处理时钟与输入数据采样率不匹配问题，提出了一种基于FPGA的多相信号重采样技术。通过仿真实现了多相转换与多倍插值的功能，仿真输出波形的速率满足设计要求平滑无失真，为在低速时钟下有效处理高速数据提供了理论依据与参考。参考文献[1]邢立冬.基于FPGA的高速数字上变频器设计[J].微电子学,2015,45(2):157-159+168.[2]温龙,刘建平,龚晓亮等.非对称多相FIR插值数字滤波器实现[J].中国集成电路,2020,29(11):46-49.[3]张芳玲,蒋德富,高杨等.一种数据保持的高效插值算法及其FPGA实现[J].现代雷达,2013,35(10):62-66.[4]李备.一种改进型整数倍多相滤波器在FPGA中的应用[J].电脑与信息技术,2012,20(1):9-12.[5]王豫生,单宝堂,崔玉红.一种多相插值滤波器