数字电子技术 习题及答案 杨志忠 第1-10章-绪论-可编程逻辑器件

数字电子技术（第5版）第1章绪论1.(3)1位十六进制数可以用（）位二进制数来表示。A.1B.2C.4D.16答案.C2.(1)数字信号的特点是（）。A．在时间上和幅值上都是连续的B．在时间上是离散的，在幅值上是连续的C．在时间上是连续的，在幅值上是离散的D．在时间上和幅值上都是不连续的答案.D3.(9)在N进制中，字符N的取值范围为：（）。A．0~NB．1~NC．1~(N-1)D．0~(N-1)答案.D4.(8)下列数中,最大的数是（）。A．(65)8 B．(111010)2C．(57)10 D．(3D)16答案.D5.(7)二进制数1110111.11转换成十进制数是（）。A．119.125B．119.3C．119.375D．119.75答案.D6.(6)已知乘数用十进制计数，积在某进位制计数下，24=11，根据这个运算规则，516的结果是（）。A．80B．122C．143D．212答案.C7.(4)与八进制数(47.3)8等值的数为：（）。A.(100111.11)2B.(27.6)16C.(27.3)16D.(100111.110)2答案.B8.(2)以下代码中为无权码的为（）。A．8421BCD码B.5421BCD码C.余3BCD码D.2421BCD码答案.C9.(5)将十六进制数(BE.4)16转换成十进制数是（）。A．(190.25)10 B．(190.4)10C．(176.25)10 D．(176.4)10答案.A10.(25)方波的占空比为0.5。（）答案.正确11.(26)数字电路中用1和0分别表示两种状态，二者无大小之分。（）答案.正确12.(27)在时间和幅值上都不连续的信号是数字信号，语音信号不是数字信号。（）答案.正确13.(28)占空比的公式为：q=tw/T，则周期T越大占空比q越小。（）答案.错误14.(31)当传送十进制数7时，在8421奇校验码的校验位上的值应为1。（）答案.错误15.(29)当用8421偶校验码传送十进制数8时，其校验位应该是1。（）答案.正确16.(30)格雷码具有任意两组相邻代码之间只有一位不同的特性。（）答案.正确17.(17)若用二进制代码对48个字符进行编码，则至少需要（）位二进制数。答案.618.(11)数字电路主要是研究输出与输入信号之间的（）关系，分析数字电路的主要工具是（）。答案.逻辑逻辑代数19.(10)数字信号的特点是（）。其高电平和低电平常用（）和（）来表示。答案.在时间上和幅值上都是不连续的1020.(12)数字电路根据半导体的导电类型不同，可分为（）电路和（）电路。答案.双极型单极型21.(13)脉冲波形的主要参数有（）、脉冲幅度、脉冲宽度、上升沿时间、下降沿时间、占空比；其中影响数字电路工作速度的主要参数是（）和（）。答案.脉冲周期（或频率）上升沿时间下降沿时间22.(14)常用的BCD码有（）码、（）码、（）码、（）码等。常用的可靠性代码有（）码、（）码。答案.8421BCD2421BCD5421BCD余3BCD格雷奇偶校验23.(16)要用n位二进制数为N个对象编码，必须满足（）。答案.2n≥N24.(18)十进制数128对应的二进制数是（），对应8421BCD码是（），对应的十六进制数是（）。答案.100000000001001010008025.(19)(35.4)8=（）2=()10=()16=()8421BCD答案.11101.129.51D.800101001.010126.(20)(5E.C)16=（）2=()8=()10=()8421BCD答案.1011110.11136.694.7510010100.0111010127.(21)(11010.101)2=()10=()8=()16答案.26.62532.51A.A28.(22)(227)10=（）2=（）16=（）8421BCD答案.11100011E300100010011129.(23)(267.25)8=（）2=（）16答案.010110111.010101B7.5430.(24)(110110)2=()10；(37)10=()8421BCD答案.540011011131.(15)(62)10=()2=()16=()8=()8421BCD码答案.1111103E7601100010数字电子技术（第5版）第2章逻辑代数基础1.(52)逻辑函数和G=A⊙B满足关系（）。A.B.C.D.答案.A2.(42)下列逻辑门类型中，可以用（）一种类型逻辑门实现另外三种逻辑门的基本运算。A．与门B．非门C．或门D．与非门答案.D3.(43)下列各门电路符号中，不属于基本门电路的是（）。图2201答案.D4.(44)逻辑函数，欲使Y=1，则取值为（）。A．00 B．01C．10 D．11答案.C5.(45)已知逻辑函数的真值表如下，其逻辑表达式是（）。A．B．C．D．图2202答案.C6.(46)已知逻辑函数，可以肯定Y=0的是（）。A．A=0，BC=1B．BC=1，D=1C．AB=1，CD=0D．C=1，D=0答案.B7.(47)能使下图输出Y=1的A、B取值有（）。A．1种B．2种C．3种D．4种图2203答案.C8.(48)图2204所示电路，正确的输出逻辑表达式是（）。A．B．Y=1C．Y=0D．图2204答案.A9.(49)根据反演规则，的反函数为（）。A.B.C.D.答案.A10.(51)若已知，则（）。A．B=C=0B．B=C=1C．B=CD．BC答案.C11.(41)在什么情况下，与非运算的结果是逻辑0（）A．全部输入是0B.任一个输入是0C.仅一个输入是0D.全部输入是1答案.D12.(53)逻辑函数（）。A．BB．AC．D．答案.A13.(54)逻辑表达式（）。A．0B．1C．D．答案.D14.(55)逻辑函数的最简与或逻辑表达式为（）。

A．B.C.D.答案.A15.(56)下列逻辑函数中不相等的是（）。A．B．C．D．答案.C16.(57)逻辑函数，其最简与或逻辑表达式为（）。

A．B.C.D.答案.D17.(58)标准与或表达式是由（）构成的逻辑表达式。A．与项相或B.最小项相或C.最大项相与D.或项相与答案.B18.(59)函数中，符合逻辑相邻的是（）。A.和B.和C.和D.和答案.C19.(60)逻辑函数的卡诺图中,使Y=1的方格有（）。A．4个B．5个C．6个D．8个答案.B20.(50)连续86个1同或,其结果是（）。A．1B．0C．86D．286答案.A21.(38)逻辑函数表达式的化简结果是唯一的。（）答案.错误22.(32)若两个函数具有相同的真值表，则两个逻辑函数必然相等。（）答案.正确23.(39)逻辑函数已是最简与或逻辑表达式。（）答案.错误24.(36)逻辑函数两次求反后可以还原，而逻辑函数的对偶式再作对偶变换也可以还原为它本身。（）答案.正确25.(35)异或函数与同或函数在逻辑上互为反函数。（）答案.正确26.(37)逻辑函数的化简是为了使逻辑表达式简化而与硬件电路无关。（）答案.错误27.(34)若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）答案.错误28.(33)因为逻辑表达式AB+C=AB+D成立，所以C=D成立。（）答案.错误29.(40)约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0。（）答案.正确30.(113)已知逻辑函数，约束条件为，则卡诺图中有（）个最小项,有（）个无关项。答案.3231.(108)逻辑函数（）。答案.132.(116)图2501所示是某函数的卡诺图，其最简与或逻辑表达式为()，最简与非逻辑表达式为（）。图2501答案.Y=AB+C33.(109)逻辑函数=（）。答案.034.(110)函数Y=11111=（）。答案.135.(112)使函数取值为1的最小项有（）个。答案.336.(104)已知函数的对偶式为，则原函数为（）。答案.37.(114)已知函数，使Y=0的输入变量最小项有（）个。答案.438.(115)逻辑函数的（）表达式是唯一的。答案.最小项39.(111)Y=00…0=（）1995个0答案.040.(107)已知逻辑函数，该函数的反函数是（）；最小项之和的逻辑表达式是（）。答案.41.(105)逻辑函数的反函数（）；对偶式（）。答案.42.(103)逻辑函数的反函数是（）。答案.43.(102)图2205中的CD=()时，则Y=AB。图2205答案.044.(101)函数在C=0、D=1时，输出为Y=（）。答案.045.(100)对十个信号进行编码，则转换成的二进制代码至少应有（）位。答案.446.(99)逻辑函数的常用表示方法有（）、（）、（）、（）；其中（）和（）具有唯一性。答案.逻辑表达式真值表逻辑图卡诺图真值表卡诺图47.(98)逻辑代数又称为（）代数。最基本的逻辑运算有（）、（）、（）三种。常用的导出逻辑运算为（）、（）、（）、（）、（）。答案.布尔与或非与非或非与或非同或异或48.(106)根据对偶规则，直接写出函数的对偶函数式（不必化简）（）。答案.49.(63)已知逻辑函数的真值表，试写出或非逻辑表达式，并画出对应的逻辑图。图2209答案.逻辑图如图2210所示图221050.(75)将逻辑函数化为最简与或逻辑表达式。答案.51.(61)写出下面逻辑图的最简与或逻辑表达式。图2206答案.52.(62)已知逻辑函数的真值表如图2207所示，试写出与非逻辑表达式，并画出对应的逻辑图。图2207答案.图220853.(91)用卡诺图化简逻辑函数答案.图2514由卡诺图得最简与或逻辑表达式为:54.(84)用卡诺图判别下式是否为最简与或逻辑表达式，如不是，则化简为最简与或逻辑表达式。答案.图2507由卡诺图得最简与或逻辑表达式为:55.(85)用卡诺图法化简答案.图2508由卡诺图得最简与或逻辑表达式为:56.(86)已知，求的最简与或逻辑表达式。答案.图2509由卡诺图得最简与或逻辑表达式为:57.(87)已知某逻辑函数为(1)画出该逻辑函数的卡诺图；(2)求出其最简与或逻辑表达式。答案.(1)图2510(2)由卡诺图得最简与或逻辑表达式为:58.(88)用卡诺图化简逻辑函数答案.图2511由卡诺图得最简与或逻辑表达式为:59.(73)将逻辑函数化为最简与或逻辑表达式答案.60.(90)用卡诺图化简至最简与或逻辑表达式。答案.图2513由卡诺图得最简与或逻辑表达式为:61.(81)用卡诺图法化简。答案.图2504由卡诺图得最简与或逻辑表达式为:62.(92)用卡诺图化简逻辑函数。答案.图2515由卡诺图得最简与或逻辑表达式为:63.(93)用卡诺图化简。答案.图2516由卡诺图得最简与或逻辑表达式为:64.(94)用卡诺图化简。答案.图2518由卡诺图得最简与或逻辑表达式为:65.(95)用卡诺图化简逻辑函数答案.图2518由卡诺图得最简与或逻辑表达式为:66.(96)用卡诺图化简逻辑函数。答案.图2519由卡诺图得最简与或逻辑表达式为:67.(97)用卡诺图化简逻辑函数。答案.图2520由卡诺图得最简与或逻辑表达式为:68.(89)用卡诺图化简至最简与或逻辑表达式。答案.图2512由卡诺图得最简与或逻辑表达式为:69.(74)将逻辑函数化简为最简与或逻辑表达式。答案.70.(65)用代数法证明：答案.证明：左边右边71.(66)试用代数法证明：答案.证明：右边左边72.(67)用代数法化简逻辑函数：答案.73.(68)用代数法化简逻辑函数：答案.74.(69)用代数法化简逻辑函数：答案.75.(70)用代数法化简逻辑函数：答案.76.(83)用卡诺图判别下式是否为最简与或逻辑表达式，如不是，则化简为最简与或逻辑表达式。答案.图2506由卡诺图得最简与或逻辑表达式为:77.(72)用代数法化简逻辑函数：答案.78.(82)用卡诺图法化简。答案.图2505由卡诺图得最简与或逻辑表达式为:79.(76)将逻辑函数化简为最简与或逻辑表达式。答案.80.(77)将逻辑函数化简为最简与或逻辑表达式。答案.81.(78)试用与非门和非门实现函数。答案.图240182.(79)已知逻辑函数的真值表，试写出最简与或逻辑表达式。图2502答案.图2503最简与或逻辑表达式为：83.(80)试写出逻辑函数的标准与或逻辑表达式。答案.标准与或逻辑表达式为：84.(64)写出下面逻辑图的逻辑函数式，并化简为最简与或逻辑表达式。图2211答案.85.(71)用代数法化简逻辑函数：答案.数字电子技术（第5版）第3章集成逻辑门电路1.(130)门电路的平均传输延迟时间是（）。A.tpd=tPHLB.tpd=tPLHC.tpd=(tPHL+tPLH)/2D.tpd=(tPHL-tPLH)/2答案.C2.(136)所谓三极管工作在倒置状态，是指三极管()。A.发射结正偏置，集电结反偏置B.发射结正偏置，集电结正偏置C.发射结反偏置，集电结正偏置D.发射结反偏置，集电结反偏置答案.C3.(135)TTL与非门的关门电平是0.8V，开门电平是2V，当其输入低电平为0.4V，输入高电平为3.2V时，其输入低电平噪声容限为()。A.1.2VB.1.2VC.0.4VD.1.5V答案.C4.(134)对TTL与非门多余输入端的处理，不能将它们()。A.与有用输入端并联B.接地C.接高电平D.悬空答案.B5.(133)输出端可直接连在一起实现线与逻辑功能的门电路是()。A.与非门B.或非门C.三态门D.OC门答案.D6.(137)TTL与非门的关门电平为0.8V，开门电平为2V，当其输入低电平为0.4V，输入高电平为3.5V时，其输入高电平噪声容限为()。A.1.1VB.1.3VC.1.2VD.1.5V答案.D7.(131)标准TTL电路的开门电阻RON=3kΩ，一个3输入端与门的A端接一个电阻R到地，要实现Y=BC，则R的取值应()。A.小于700ΩB.大于3kΩC.小于3kΩD.可取任意值答案.B8.(129)如图3202所示二极管（设正向导通压降为0.7V）门电路，输出电压是（）。A.5VB.4.3VC.4VD.4.7VE.3V图3202答案.E9.(128)如图3201所示二极管（设正向导通压降为0.7V）门电路，输出电压是（）。A.5VB.4.3VC.4VD.4.7VE.0V图3201答案.B10.(127)减少三极管的饱和深度可提高工作速度，为此在下列条件中正确的措施是()。A.增大IBB.减小ICC.减少UBCD.增大β答案.C11.(126)半导体中有两种载流子，分别是()。A.原子和中子B.电子和空穴C.电子和质子D.电子和离子答案.B12.(125)如果三极管工作于饱和区，则该管()。A.发射结正向偏置，集电结反向偏置B.发射结正向偏置，集电结正向偏置C.发射结反向偏置，集电结正向偏置D.发射结反向偏置，集电结反向偏置答案.B13.(124)硅二极管导通和截止的条件是()。A.UF>0.7V，UF<0.5VB.UF>0.5V，UF<0.7VC.UF>0.7V，UF<0.7VD.UF>0.5V，UF<0.5V答案.A14.(132)为实现数据传输的总线结构，要选用()电路。A.或非门B.OC门C.三态门D.与或非门答案.C15.(118)CMOS门电路的功耗很低，是因为其输入阻抗很高。（）答案.错误16.(123)CMOS门电路在输入矩形脉冲信号作用下，NMOS和PMOS管中总有一个是截止的，因此它的功耗很低。（）答案.正确17.(117)用于实现线与逻辑的TTL门只能是OC门。（）答案.正确18.(121)CMOS门电路的多余输入端悬空时，在逻辑上等效于输入高电平。（）答案.错误19.(122)CMOS门电路的输入端不允许悬空，是因为其输入阻抗很高，容易引起干扰。（）答案.正确20.(120)提高工作频率将增加CMOS非门电路的功耗，这是因为构成非门的两个MOS管同时导通的平均时间随着工作频率的提高而增加。（）答案.正确21.(119)由于CMOS门电路的输入电容大，所以它的工作频率较低。（）答案.正确22.(150)TTL与非门的关门电平为0.8V，开门电平为2V，当其输入低电平为0.4V，高电平为3.2V时，其输入低电平噪声容限UNL=()；输入高电平噪声容限为UNH=()。答案.0.4V1.2V23.(159)一般TTL集成门电路的平均传输延迟时间比CMOS集成门电路()，功耗比CMOS门电路()。答案.小大24.(158)对CMOS逻辑门，未使用的输入端应当按逻辑要求接()或接()，而不允许()。答案.高电平低电平悬空25.(157)CMOS门电路的功耗随着输入信号频率的增加而()。答案.增大26.(156)开启电压是指增强型MOS管开始形成导电沟道所需要的()。答案.UGS27.(155)可用作多路数据分时传输的逻辑门是()门。答案.三态门28.(154)三态门的输出可以出现()、()、()三种状态。答案.高电平低电平高阻29.(153)用于实现线与逻辑的门只能是()门。答案.OC或OD30.(151)若TTL与非门的输入低电平噪声容限UNL=0.7V，输入低电平UIL=0.2V，那么它的关门电平UOFF=()。答案.0.9V31.(149)在TTL门电路中，输入端悬空在逻辑上等效于输入()电平。答案.高32.(148)TTL电路的低电平噪声容限为()；高电平噪声容限为()。答案.UNL=UOFF–UILUNH=UIH-UON33.(147)标准TTL门输出高电平典型值是()V，低电平典型值是()V。答案.3.60.334.(146)5种导出逻辑门是()、()、()、()、()。答案.与非门或非门与或非门异或门同或门35.(145)3种基本逻辑门是()、()、()。答案.与门或门非门36.(144)正逻辑系统规定，高电平表示逻辑()态；低电平表示逻辑()态。答案.1037.(160)TTL、CMOS逻辑门电路的抗干扰能力是()强于()。答案.CMOSTTL38.(143)单极型器件中有()种载流子导电；双极型器件中有()种载流子导电。答案.一种两种39.(152)把两个OC门的输出端直接连在一起实现与逻辑关系的接法叫()。答案.线与逻辑40.(139)电路如图3305所示。①分析输出与输入之间是什么逻辑关系？②估算输入UI=0.3V和UI=3.7V时UO的值。（图中的三极管均为硅管，PN结导通压降取0.7V）。图3305答案.图示电路是由二极管和三极管构成的非门。①当输入UI=UIL=0.3V时，二极管D1导通，则P点的电压为UP=UIL+UD=0.3V+0.7V=1V由于P点的右边支路经过D2、D3和三极管V接地，如果要使它们导通至少需要（3×0.7）V=2.1V的电压，现UP=1V，所以D2、D3和V都不能导通，此时UO=VCC=5V。②当UI=UIH=3.6V时，假设二极管D1导通，则P点的电压为UP=UIH+UD=3.6V+0.7V=4.3V由于P点的电压UP>2.1V,使D2、D3导通和V饱和导通，导通后P点的电位被钳位在2.1V，所以假设Dl导通不成立，D1被反偏置截止。此时三极管V的基极电流为而临界饱和基极电流为因IB>IB(sat)，所以V饱和导通，UO=UCE(sat)=0.3V计算的最后结果数字：UI=0.3V时，UO=VCC=5V。UI=3.6V时，UO=UCE(sat)=0.3V。41.(140)如图3306所示电路。已知与非门的UOH=3.6V，UOL=0.3V，IOH=1mA，IOL=-16mA，RC=1kΩ，VCC=10V，β=40。若要实现UO=AB，试确定电阻RB的取值范围。图3306答案.依题意，图示电路中的V、RB、RC构成一个非门电路，当与非门输出低电平时，UO为高电平，反之UO为低电平。当与非门输出低电平U′OL=0.3V时，因U’OL<UBE，所以三极管V截止，输出高电平UO=VCC。同时三极管集电结反偏，IB<<|IOL|。当与非门输出高电平U′OH=3.6V时，应同时满足下面的条件：即：即：所以要实现UO=AB，RB的取值范围应为2.9kΩ<RB<11.6kΩ(通常取5.1kΩ)计算的最后结果：2.9kΩ<RB<11.6kΩ(通常取5.1kΩ)42.(141)根据图3307所示的CMOS电路功能扩展，试分析电路的逻辑功能并写出Y1、Y2的逻辑表达式。已知电源电压VDD=10V，二极管的正向导通压降为0.7V。(a)(b)图3307答案.图(a)输出逻辑式为是一个5输入与非门。图(b)输出逻辑式为是一个6输入与非门。43.(142)根据图3308所示的CMOS电路功能扩展，试写出Y1、Y2的逻辑表达式。(a)(b)图3308答案.图(a)输出逻辑式为是一个5输入或非门。图(b)输出逻辑式为是一个与或非门。44.(138)TTL电路如图3303(a)所示，加在输入端的波形如图3303(b)所示，画出输出Y的波形。(a)(b)图3303答案.Gl门是三态输出门，当输入控制端B=0时，G1门禁止工作，其输出为高阻态，对于G2门高阻输入相当于高电平，因此G2门的输出；当B=1时，G1门工作，其输出为，因此G2门的输出。根据上述分析画出电路的输出Y的波形如图3304所示。图3304计算的最后结果：B=0时，B=1时，数字电子技术（第5版）第4章组合逻辑电路1.(261)要用n位二进制数为N个对象编码，必须满足（）。A.N=2nB.N≥2nC.N≤2nD.N=n答案.C2.(268)串行加法器的进位信号采用（）传递，并行加法器的进位信号采用（）传递。A.超前，逐位B.逐位，超前C.逐位，逐位D.超前，超前答案.B3.(258)组合逻辑电路（）。A.可以用逻辑门构成B.不可以用集成逻辑门构成C.可以用集成逻辑门构成D.A与C均可答案.D4.(260)优先编码器的编码（）。A.是唯一的B.不是唯一的C.有时唯一，有时不唯一D.A、B、C都不对答案.A5.(262)用输出低电平有效的三线—八线译码器（74LS138）和逻辑门实现某一逻辑函数（）。A.一定用与非门B.不一定用与非门C.一定用非门D.一定用或门答案.B6.(263)要使三线—八线译码器74LS138能正常工作时，其使能端STA，STB，STC的电平信号应是（）。A.100B.111C.000D.011答案.A7.(264)一个有n位地址码的数据选择器,它的数据输入端有（）。A.2n个B.2n-1个C.2n–1个D.n个答案.A8.(270)要消除竞争—冒险，下列说法中错误的是（）。A.修改逻辑设计B.引入封锁脉冲C.加滤波电容D.以上都不对答案.D9.(266)四位比较器（74LS85）的三个输出信号A>B，A=B，A<B中，只有一个是有效信号时，它呈现（）。A.高电平B.低电平C.高阻D.任意电平答案.A10.(269)已知，左式和右式的两个逻辑图分别是X和Y，产生竞争—冒险的是（）。A.XB.YC.X和YD.都不是答案.B11.(267)采用四位比较器（74LS85）对两个四位数比较时，最后比较的是（）。A.最高位B.最低位C.次高位D.次低位答案.B12.(271)在下列逻辑电路中，不是组合逻辑电路的有（）。A.译码器B.编码器C.全加器D.寄存器答案.D13.(265)要实现多输入、单输出逻辑函数，最好选用（）。A.数据选择器B.数据分配器C.译码器D.编码器答案.A14.(259)组合逻辑电路（）。A.有记忆功能B.无记忆功能C.有时有，有时没有D.要根据电路确定答案.B15.(251)如果想实现并串转换可以选择数据分配器。（）答案.错误16.(252)没有专门的数据分配器，一般是用译码器来实现数据分配的答案.正确17.(253)半加器与全加器的主要区别是是否考虑来自低位的进位。（）答案.正确18.(254)四个全加器可以组成一个串行进位的四位数加法器。（）答案.正确19.(255)一个四位数比较器进行数值比较时，只有四位数全部比较完才能产生比较结果。（）答案.错误20.(257)竞争冒险现象是可以消除的。（）答案.正确21.(249)只用两片4选1数据选择器可以构成一个8选1数据选择器。()答案.正确22.(248)四线—十线译码器的地址输入代码一定有六组伪码。()答案.正确23.(239)分析组合逻辑电路一般要列出真值表。()答案.正确24.(256)只要是组合逻辑电路就可能存在竞争。（）答案.正确25.(241)表示逻辑函数的逻辑表达式与真值表是等价的。()答案.正确26.(250)一片8选1数据选择器可以实现二输入逻辑函数。()答案.正确27.(240)设计组合逻辑电路时，一般要化简。()答案.正确28.(242)两个逻辑电路的逻辑函数表达式不一样，这两个电路的逻辑功能就不一样。()答案.错误29.(243)四线—十线优先编码器的输入请求必须是低电平有效。()答案.错误30.(244)非优先编码器的输入请求编码的信号之间是互相排斥的。（）答案.正确31.(245)优先编码器的输入请求编码的信号级别一般是下标号大的优先级别高。（）答案.正确32.(246)译码是编码的逆过程，编码是唯一的，译码也一定是唯一的。()答案.正确33.(247)七段显示译码器数据输入是自然二进制数。()答案.错误34.(305)在优先编码器中，是优先级别（）的编码信号排斥优先级别（）的。答案.高低35.(310)2n选1数据选择器，它有()位地址码，有()个输出端。答案.n136.(315)串行进位加法器的缺点是（），要想速度较高时应采用（）加法器。答案.速度较慢超前进位37.(314)一个多位的串行进位加法器，最低位的进位输入端应（）。答案.接地38.(313)只考虑两个一位二进制数的相加而不考虑来自低位进位数的运算电路称为（）。答案.半加器39.(312)四路数据分配器有（）个数据输入端,（）个地址端,（）个输出端。答案.12440.(311)要把并行数据转换成串行数据，应选用()。答案.数据选择器41.(316)由于信号的（）不同而产生干扰脉冲(毛刺)的现象称为（）。答案.延时竞争-冒险42.(309)驱动共阳极七段数码管的译码器的输出电平为（）有效，驱动共阴极七段数码管的译码器的输出电平为（）有效。答案.低电平高电平43.(308)驱动七段数码管的译码器CC14547有（）个数据输出端。答案.七44.(307)一个三线—八线译码器，它的译码输入端有（）个，输出端信号有（）个。答案.3845.(306)编码器按进制分一般有（）（）。答案.二进制编码器二—十进制编码器46.(304)十线—四线编码器常用的输出代码为（）码。答案.8421BCD47.(303)描述组合逻辑电路逻辑功能的方法有（）、（）、（）、（）、（）。答案.逻辑表达式真值表卡诺图逻辑图波形图48.(302)数字电路中，任意时刻的输出信号只与该时刻的输入有关，而与该信号作用之前的原来状态无关的电路是（）。答案.组合逻辑电路49.(317)消除竞争冒险现象的方法通常有（）、（）、（）、（）。答案.加封锁脉冲加选通脉冲修改逻辑设计接入滤波电容50.(279)在一个射击游戏中,射手可打三枪,一枪打鸟,一枪打鸡,一枪打兔子,规则是命中不少于两枪者获奖。试用与非门设计一个判别得奖电路。答案.（1）设鸟、鸡、兔分别用变量A、B、C表示，1表示命中，0表示没有命中；用Y表示结果，1表示得奖，0表示不得奖。（2）列真值表：ABCY00000010010001111000101111011111（3）卡诺图化简并写出最简表达式：得：（4）与非门设计的逻辑电路如下图：51.(287)试用74LS138和逻辑门设计一个组合电路，该电路输入X和输出Y均为三位二进制数。二者之间的关系为：2≤X≤5时，Y=X+2X＜2时，Y=1X＞5时，Y=0答案.（1）由题得出X、Y的关系表：X2X1X0Y2Y1Y0000001001001010100011101100110101111110000111000由表得：(2)置=1，。与74LS138输出表达式进行比较，令X2=A2，X1=A1,X0=A0得：，，（3）作逻辑图如下：52.(301)只知道某一电路为组合电路，但不知道其电路结构，如何确定其逻辑功能？答案.通过实验测量的方法来确定电路的逻辑功能。具体方法如下：把所有的输入端口接逻辑开关，按自然二进制数组合，依次输入逻辑高低电平，记录对应的输出逻辑电平，再列出真值表，根据真值表分析其逻辑功能。53.(300)已知，问是否存在竞争冒险现象，并说明原因。答案.不存在竞争冒险现象。因为无论A、B、C、D取值如何组合，都不会出现他们的互非量。54.(299)已知，问是否存在竞争冒险现象，若有，指出冒险情况。答案.存在竞争冒险现象。当C=1，B=0，D=0的时候，，出现竞争冒险现象。当A=0，B=1的时候，，出现竞争冒险现象。55.(298)试用一个74LS138译码器和适当的门电路实现一位全减器。答案.（1）在全减器中，Ai表示本位的被减数，Bi表示本位的减数，Vi-1表示低位的借位，Di表示本位的差，Vi表示向高位的借位。得真值表：AiBiVi-1DiVi0000000111010110110110010101001100011111由真值表得输出表达式：（2）取STA=1，时，74LS138工作，与74LS138输出表达式进行比较（输出低电平有效），令得：，（3）画逻辑图如下：56.(297)利用74LS138译码器和门电路实现一位全加器电路。答案.（1）在全加器中，Ai表示本位的被加数，Bi表示本位的加数，Ci-1表示低位的进位，Si表示本位的和，Ci表示向高位的进位，得真值表：AiBiCi-1SiCi0000000110010100110110010101011100111111由真值表得输出表达式：。（2）取STA=1，时，74LS128工作，与74LS138输出表达式进行比较，令,,得：，（输出低电平有效）（3）画逻辑图如下：57.(296)试用两个半加器和一个或门设计一个全加器。（1）写出半加输出表达式;（2）写出全加输出表达式;（3）画出逻辑图。答案.（1）半加表达式：（2）全加表达式：,（3）画逻辑图如下：58.(295)已知74LS151的A2脚断了，但内部结构完整，试用该芯片实现逻辑函数Y=。（1）写出设计步骤（2）画出逻辑图答案.（1）把所要实现的函数化为最小项表达式：；（2）由于A2脚断了，相当于悬空，电平为1，则输出Y只能选择后四位数据作为输出。令A1=A，A0=B，且Y=Y′，则74151的输出逻辑表达式变为：（3）取=0，74LS151工作，将74LS151的输出Y′与上述Y表达式比较得：D4=D7=C，D5=D6=。为避免干扰，低四位数据接地。（4）画出逻辑图如下：59.(294)试用数据选择器74LS151实现逻辑函数，要求写出求解过程。答案.（1）把所要实现的函数化为最小项表达式：；（2）取=0，74LS151工作，与74LS151输出表达式进行比较，令，且Y=Y′，得：D3=D7=0，D4=1，D0=D2=D5=D，D1=D6=（3）画出逻辑图如下：60.(293)试用8选1数据选择器74LS151和适当的门电路实现逻辑函数答案.（1）把所要实现的函数化为最小项表达式：；（2）取=0，74LS151工作，与74LS151输出表达式进行比较，令，且Y=Y′，得：D0=D3=D5=D6=0，D1=D2=D4=D7=1（3）画出逻辑图如下：61.(292)双4选1数据选择器CC14539的逻辑示意图如图6504所示,图中为地址码输入端,～为数据输入端,试用其实现逻辑函数图6504答案.（1）把所要实现的函数化为最小项表达式：；（2）取=0，CC14539工作，与CC14539输出表达式进行比较，令A=A1，B=A0，且Y=Y′，得：1D0=1D3=C，1D1=1D2=（3）用单4选1就够用了，可使其中一个使能端置无效电平，此处使2置无效电平为1，为防止干扰，使不用的2D0=2D1=2D2=2D3=0，即接地。画逻辑图如下：62.(291)分析图6503所示用4选1数据选择器构成的电路的功能并列出电路功能表。图6503答案.A1A0为地址输入，Y为输出。由于A0接地，地址码A1A0只能有00、10两种状态，只能选择D2、D0输出，由此可得电路功能表如下：A1A0Y00010B63.(290)图6502所示4选1数据选择器电路中，当AB=00、01、10、11时，Y的为何值？图6502答案.由数据选择器的原理知：AB=00时，Y=0；AB=01时，Y=1；AB=10时，Y=C；AB=11时，Y=；64.(277)分析图6207所示电路的逻辑功能(10分)。（1）写出输出逻辑表达式；（2）列出真值表；（3）归纳逻辑功能。图6207答案.（1）表达式：化简得：（2）列真值表：ABY000011101110（3）逻辑功能：二变量异或逻辑，当A、B相等时输出为0，不等时输出为1。65.(288)试用译码器74LS138和门电路实现一个三人多数表决电路，要求写出求解过程并画出逻辑图。答案.（1）设三个人分别用变量A、B、C表示，1表示同意，0表示不同意；用Y表示结果，1表示通过，0表示不通过。（2）列真值表：ABCY00000010010001111000101111011111（3）写表达式：，取=1，时，74LS138工作，与74LS138输出表达式进行比较，令A=A2,B=A1,C=A0，（74LS138输出低电平有效）（4）作逻辑图如下：66.(272)写出图6202所示电路的最简输出与或表达式。图6202答案.输出表达式：计算的最后结果数字：输出表达式：67.(286)试用一片74LS138实现如下表所示的逻辑函数。输入输出ABCDXY0000010001010010000011000100000101000110100111101×××00答案.（1）由上图真值表知，如果不使用使能端，是无法用一片74LS138实现的。取=1，时，74LS138工作，否则，74LS138不工作，输出为高电平。分析真值表可使A接使能端。A=1，74LS138不译码，A=0，74LS138译码。令,则有：，（2）画逻辑图如下：68.(285)试用译码器74LS138实现下列逻辑函数。答案.（1）逻辑函数（2）取=1，时，74LS138工作，与74LS138输出表达式进行比较，令：，得（74LS138输出低电平有效）（3）画逻辑图如下：69.(284)试用译码器74LS138实现下列逻辑函数。答案.（1）逻辑函数(2)取=1，时，74LS138工作，与74LS138输出表达式进行比较，令，得（74LS138输出低电平有效）（3）画逻辑图如下：70.(283)某工厂有三个车间和一个自备电站,电站有X、Y两台发电机,当一个车间开工时,只需启动X,任意二个车间开工时,只需启动Y,三个车间同时开工时,X、Y都应启动,试设计一个启动发电机X、Y的控制电路，并要求逻辑门个数最少。答案.（1）设三个车间分别用变量A、B、C表示，1表示开工，0表示不开工；用X、Y表示发电机，1表示启动发电机，0表示不启动。（2）列真值表：ABCXY0000000110010100110110010101011100111111（3）写表达式并化简：由卡诺图化简得：，=（4））逻辑图：71.(282)有一个火灾报警系统，设有烟感，温感和紫外光感三种不同类型的火灾探测器，为了防止误报警，只有当其中两种或两种以上探测器发出探测信号时，报警系统才产生报警信号，试用与非门设计该报警信号电路，要求写全分析步骤。答案.（1）设烟感，温感和紫外光感三种不同类型的火灾探测器分别用变量A、B、C表示，1表示发出探测信号，0表示没有发出探测信号；用Y表示结果，1表示报警，0表示不报警。（2）列真值表：ABCY00000010010001111000101111011111（3）写表达式并化简：由卡诺图化简得：=（4）用与非门设计的逻辑电路如下图：72.(281)设计一个二输出逻辑电路，它的输入信号是8421BCD码，它的输出定义为：（1）Y1:当输入的非零数字能被4整除时，输出为1；（2）Y2:当输入的数字为奇数时，输出为1；要求：列出Y1、Y2真值表,选择适当的逻辑门设计该电路。答案.（1）设A、B、C、D为输入信号，用Y2、Y1表示结果。（2）列真值表：ABCDY2Y1ABCDY2Y10000001000010001101001100010001010××0011101011××0100011100××0101101101××0110001110××0111101111××（3）写表达式并化简：由卡诺图化简得：（4）逻辑图：73.(280)某工厂有一台容量为45KW的自备电源,为A,B,C,D四台用电设备供电,设A,B,C,D的额定功率分别为10KW,10KW,20KW,30KW,而它们投入运行是随机的组合。试设计一个电源过载的报警电路，可随意选择门电路。答案.（1）设A、B、C、D四台用电设备，1表示用电，0表示不用电。用Y表示结果，1表示过载报警，0表示不报警。（2）列真值表：ABCDYABCDY00000100000001010010001001010000111101110100011000010101101101100111000111111111（3）写表达式并化简：化简得：（4）设计的逻辑电路如下图：74.(278)设计一个三变量奇校验电路，即当输入有奇数个1时，输出为1，否则输出为0。要求：（1）列出真值表；（2）写出简化逻辑式；（3）画出用最少门实现的逻辑图。答案.（1）设三个变量分别用A、B、C表示，；用Y表示结果。（2）列真值表：ABCY00000011010101101001101011001111（3）写表达式并化简：由卡诺图知无法化简，但根据题意可变换为，逻辑图如下：75.(276)已知电路如图6206所示，要求：（1）写出输出逻辑表达式并化简；（2）指出其逻辑功能。图6206答案.（1）逻辑表达式：化简得：列真值表如下：ABCY00000011010101101001101011001111（2）逻辑功能：三个变量A、B、C的奇校验电路。76.(275)分析图6205所示电路，要求写出逻辑表达式并化简，画出用与非门实现的逻辑图。图6205答案.（1）逻辑表达式：（2）化简得：（3）与非门实现的简化逻辑图：77.(274)逻辑电路如图所示,试分析其逻辑功能。要求：（1）写出Y1、Y2、Y3的表达式；（2）列出真值表；（3）分析逻辑功能。图号：6204答案.（1）输出表达式：（2）列真值表：ABY1Y2Y300010010011010011010（3）逻辑功能：对A、B两个一位二进制数的比较电路。A>B时，Y1=1;A=B时,Y2=1;A<B时,Y3=1。78.(273)分析图6203所示电路的逻辑功能:（1）写出Y1,Y2的表达式；（2）列出真值表；（3）分析其逻辑功能。图6203答案.（1）（2）真值表：ABCY1Y20000000110010100110110010101011100111111（3）逻辑功能：为一位数全加器，Y1为本位和，Y2为向高位的进位。79.(289)已知4选1数据选择器的功能如下表，逻辑符号如图6501所示。试用其实现逻辑函数，画出原理图。4选1选择器功能表地址输入使能输出A1A0Y××10000D0010D1100D2110D3图6501答案.(1)把所要实现的逻辑函数与数据选择器的输出作比较，令，且Y=Y′，则有：D0=D3=1，D1=D2=0。(2)画出逻辑图如下：数字电子技术（第5版）第5章集成触发器1.(178)存在一次变化问题的触发器是()。A.RS触发器B.D触发器C.主从JK触发器D.边沿JK触发器答案.C2.(169)已知、是用两个与非门构成的基本RS触发器的输入端，则约束条件为()。A.B.C.D.答案.A3.(170)已知RD、SD是或非门构成的基本RS触发器的输入端，则约束条件为()。A.RDSD=0B.RD+SD=1C.RDSD=lD.RD+SD=0答案.A4.(171)T触发器的特性方程()。A.B.C.D.答案.C5.(172)存在约束条件的触发器是()。A.RS触发器B.D触发器C.JK触发器D.T触发器答案.A6.(173)用5级触发器可以记忆()种不同的状态。A.8B.16C.32D.64答案.C7.(174)若JK触发器的现态为0，欲使CP作用后仍保持为0状态，则J、K的值应是()。A.J=l，K=1B.J=0，K=0C.，K=1D.J=1，K=Qn答案.B8.(175)维持阻塞D触发器是()。A.下降沿触发B.上升沿触发C.高电平触发D.低电平触发答案.B9.(176)当维持阻塞D触发器的异步置1端时，触发器的次态()。A.与CP和D有关B.与CP和D无关C.只与CP有关D.只与D有关答案.B10.(177)主从JK触发器是()。A.在CP上升沿触发B.在CP下降沿触发C.在CP=1的稳态下触发D.与CP无关的答案.B11.(189)主从结构的JK触发器存在()。答案.一次变化问题12.(194)把D触发器转换为T′′触发器的方法是()。答案.13.(193)把JK触发器转换为T′触发器的方法是()。答案.J=K=114.(192)N个触发器可以记忆()种不同的状态。答案.2N15.(179)具有两个稳定状态并能接收、保持和输出数据输入端信号的电路叫（）。答案.触发器16.(190)主从JK触发器克服了钟控电平触发器的()毛病，但存在有()问题。答案.空翻一次变化17.(185)边沿JK触发器解决了主从JK触发器的()问题。答案.一次变化18.(188)主从结构的触发器主要用来解决()。答案.抗干扰问题19.(187)维持阻塞D触发器是在CP()触发，其特性方程为()。答案.上升沿Qn+1=D20.(184)JK触发器的特性方程是()。答案.21.(186)既克服了空翻现象，又无一次变化问题的常用集成触发器有()和()两种。答案.边沿JK触发器维持阻塞D触发器22.(195)(无内容)答案.23.(180)1个触发器可记忆（）二进制信息，l位二进制信息有()和()两种状态。答案.1位0124.(181)由与非门构成的基本RS触发器的输入端是和，其约束条什是()。答案.25.(182)触发器功能的表示方法有()、()、()和()。答案.特性表特性方程状态图时序图26.(183)根据逻辑功能，同步触发器可分为()、()、()、()和()5种类型。答案.RSDJKTT′27.(191)主从型触发器的一次变化问题是指在CP=l期间，主触发器存在只能()而带来的问题。答案.变化一次28.(162)图4503所示是由或非门构成的基本RS触发器，根据输入波形A、B，画出Q、的输出波形。设触发器的初态均为0。图4503答案.解：由或非门构成的基本RS触发器，其中A是置1端SD，B是置0端RD，高电平有效，触发器的特性方程为：据此可以画出触发器的输出波形如图4504所示。图450429.(163)电路及输入波形如图4505所示，其中FFl是D锁存器，FF2是维持阻塞D触发器。根据CP和D的输入波形，画出Q1和Q2的输出波形。设触发器的初态均为0。图4505答案.解：FF1是D锁存器，由时钟CP的高电平触发，即当CP=0时，触发器的状态保持不变；当CP=1时，触发器的次态与D输入信号相同，即Qn+1=D。根据上述分析画出FFl输出的时序图如图4506中Q1所示。FF2是维持阻塞D触发器，由时钟CP的上升沿触发，只有当CP的上升沿到来瞬间，触发器的次态与D输入信号相同，在CP的高电平、低电平和下降沿期间，触发器的状态均保持不变。根据上述分析画出FF2输出的时序图如图4506中Q2所示。由时序图可知，在CP和D信号相同时，D锁存器和D触发器的输出波形是不同的。图450630.(164)主从JK触发器及输入波形如图4507所示，根据CP和J、K的输入波形画出Q的输出波形。设触发器的初态均为0。