数字电子技术 第六版 课件 10ch2 可编程阵列逻辑(PAL)_第1页
数字电子技术 第六版 课件 10ch2 可编程阵列逻辑(PAL)_第2页
数字电子技术 第六版 课件 10ch2 可编程阵列逻辑(PAL)_第3页
数字电子技术 第六版 课件 10ch2 可编程阵列逻辑(PAL)_第4页
数字电子技术 第六版 课件 10ch2 可编程阵列逻辑(PAL)_第5页
已阅读5页,还剩2页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

第10章可编程逻辑器件10.2

可编程阵列逻辑(PAL)10.2.1PAL的基本结构10.2.2PAL的输出结构10.2.1、PAL的基本结构编程前的内部结构编程后的内部结构

采用熔丝工艺制造的一次性可编程逻辑器件。可编程与阵列固定或阵列专用输出结构10.2.2

PAL的输出结构

这是一种简单的与-或结构,又称为基本组合逻辑结构,它的输出由输入决定,仅适用于设计组合逻辑电路。

或门输出接一个同相缓冲器时,输出为高电平有效;若接反相缓冲器,则输出为低电平有效。

一、

专用输出结构

输出电路由一个三态门和一个互补反馈缓冲器构成。三态门的使能信号由与阵列中的第一个与项提供。当使能信号为高电平时,I/O

端为输出端,同时输出信号也经反馈缓冲器反馈到与阵列输入端,因此可实现时序逻辑设计。当使能信号为低电平时,三态门为高阻态,此时

I/O

端为输入端,外部输入信号通过反馈缓冲器加至与阵列输入端。同一个PLA器件中的不同输出端的三态门是异步工作的,故称为异步I/O

输出。

异步I/O输出结构异步I/O

输出结构

三、

寄存器输出结构

在CP

上升沿作用下,或门输出信号存入D

触发器中,Q端信号通过反馈缓冲器反馈到与阵列输入端,可方便地构成同步时序逻辑电路。输出三态门的使能端由外部信号OE统一控制,在OE有效时,三态输出缓冲器开通,D

触发器Q

端的信号通过它反相后送到I/O

端为输出,可实现同步输出方式。寄存器输出结构异或-寄存器输出结构

四、

异或-寄存器输出结构

异或-寄存器输出结构是把一组与门分为两个或项,经异或门后在CP

上升沿作用下存入D

触发器,再经三态门输出,同时由

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论