微机原理与接口技术-第12章存储器

12.4存储器与CPU的连接存储芯片的数据线存储芯片的地址线存储芯片的片选端存储芯片的读写控制线1．存储器与控制总线的连接在控制总线中，与存储器相连的信号线为数不多，如8086/8088最小方式下的M/IO(8088为M/IO)、RD和WR，最大方式下的MRDC、MWTC、IORC和IOWC等，连接也非常简单，返回上一张有时这些控制线(如M/IO)也与地址线一同参与地址译码，生成片选信号。2．存储器与数据总线的连接对于不同型号的CPU，数据总线的数目不一定相同，连接时要特别注意。若芯片的数据线正好8根：一次可从芯片中访问到8位数据全部数据线与系统的8位数据总线相连若芯片的数据线不足8根：一次不能从一个芯片中访问到8位数据利用多个芯片扩充数据位,这个扩充方式简称“位扩充”.返回上一张位扩充2114（1）A9～A0I/O4～I/O1片选D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多个位扩充的存储芯片的数据线连接于系统数据总线的不同位数其它连接都一样这些芯片应被看作是一个整体常被称为“芯片组”返回上一张8086CPU的数据总线有16根，其中高8位数据线D15

D8接存储器的高位库(奇地址库)，低8位数据线D7

D0接存储器的低位库(偶地址库)，根据BHE(选择奇地址库)和A0(选择偶地址库)的不同状态组合决定对存储器做字操作还是字节操作。下图给出了由两片6116(2K

8)构成的2K字(4K字节)的存储器与8086CPU的连接情况。8位机和8088CPU的数据总线有8根，存储器为单一存储体组织，没有高低位库之分，故数据线连接较简单。

返回上一张6116与8086CPU的连接返回上一张例用1K×4的2114芯片构成lK×8的存储器系统。分析：

每个芯片只能提供4位数据，故需用2片这样的芯片，它们分别提供4位数据至系统的数据总线，以满足存储器系统的字长要求。设计要点：关键是处理好地址线、数据线、写信号线、片选信号线的连接。（1）地址线共用（至系统地址总线低10位）；（2）数据线分别接入系统数据总线的低4位和高4位；（3）端并在一起接至系统的存储器写信号；（4）端并在一起接至地址译码器输出。返回上一张返回上一张3．存储器与地址总线的连接前面已经提到，对于由多个存储芯片构成的存储器，其地址线的译码被分成片内地址译码和片间地址译码两部分。片内地址译码用于对各芯片内某存储单元的选择，而片间地址译码主要用于产生片选信号，以决定每一个存储芯片在整个存储单元中的地址范围，避免各芯片地址空间的重叠。片内地址译码在芯片内部完成，连接时只需将相应数目的低位地址总线与芯片的地址线引脚相连。寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”返回上一张片内译码A9～A0000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范围（16进制）A9～A0返回上一张片选信号通常要由高位地址总线经译码电路生成。存储系统常需利用多个存储芯片扩充容量也就是扩充了存储器地址范围进行“地址扩”，需要利用存储芯片的片选端对多个存储芯片（组）进行寻址这个寻址方法，主要通过将存储芯片的片选端与系统的高位地址线相关联来实现,这种扩充简称为“地址扩充”或“字扩充”返回上一张地址扩充（字扩充）片选端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE译码器00000000010000000000返回上一张【例】用2K×8的2716Ａ存储器芯片组成8K×8的存储器系统。分析：每个芯片只能提供2K个存储单元，故需用4片这样的芯片，以满足存储器系统的字数要求。设计要点：关键是处理好地址线、数据线、写信号线、片选信号线的连接。1）地址线共用（至系统地址总线低11位）；（2）数据线共用（至系统数据总线）；（3）端并在一起接至系统的存储器写信号；（4）端分别接至地址译码器的不同输出。返回上一张返回上一张片选端常有效A19～A15 A14～A0

全0～全1D7～D027256EPROMA14～A0CE令芯片（组）的片选端常有效不与系统的高位地址线发生联系芯片（组）总处在被选中的状态虽简单易行、但无法再进行地址扩充，会出现“地址重复”返回上一张地址重复一个存储单元具有多个存储地址的现象原因：有些高位地址线没有用、可任意使用地址：出现地址重复时，常选取其中既好用、又不冲突的一个“可用地址”例如：00000H～07FFFH选取的原则：高位地址全为0的地址高位地址译码才更好返回上一张译码和译码器译码：将某个特定的“编码输入”翻译为唯一“有效输出”的过程译码电路可以使用门电路组合逻辑译码电路更多的是采用集成译码器常用的2:4译码器：74LS139常用的3:8译码器：74LS138常用的4:16译码器：74LS154图12.1给出了74LS138的引脚图，表12.2为74LS138译码器的真值表。返回上一张图12.174LS138引脚返回上一张全译码所有的系统地址线均参与对存储单元的译码寻址包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码）采用全译码，每个存储单元的地址都是唯一的，不存在地址重复译码电路可能比较复杂、连线也较多返回上一张全译码示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范围A12～A0A19A18A17A16A15A14A13返回上一张部分译码只有部分（高位）地址线参与对存储芯片的译码每个存储单元将对应多个地址（地址重复），需要选取一个可用地址可简化译码电路的设计但系统的部分地址空间将被浪费返回上一张部分译码示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19～

A15A14～

A12A11～A0一个可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH返回上一张线选译码只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组）虽构成简单，但地址空间严重浪费必然会出现地址重复一个存储地址会对应多个存储单元多个存储单元共用的存储地址不应使用返回上一张线选译码示例A14A12～A0A13(1)2764(2)2764

CECEA19～

A15A14A13A12～A0一个可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH切记：A14A13＝00的情况不能出现00000H～01FFFH的地址不可使用返回上一张片选端译码小结存储芯片的片选控制端可以被看作是一根最高位地址线在系统中，主要与地址发生联系：包括地址空间的选择（接系统的IO/M*信号）和高位地址的译码选择（与系统的高位地址线相关联）对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用返回上一张图12.3字位同时扩展连接图返回上一张芯片A15

A10A9

A0地址范围RAM1000000000000000011111111110000H03FFHRAM2000001000000000011111111110400H07FFHRAM30000100000000000111111111110800H0BFFHRAM4000011000000000011111111110C00H0FFFH表12.4各组芯片的地址范围返回上一张小结（1）地