数字电子技术试题库（本科）

数字电子技术习题库

填空题(请将每小题的答案写在答题纸的相应位置，答案错误或未答者，该题不给

分。每空1分，共20分。)

1.(116.75)2=()10=()8=()16o

2.4个输入端的二进制译码器，共有输出端，对于每一组输入代码，有个

输出端具有有效电平。

3.基本逻辑关系有逻辑、逻辑、逻辑。

4.时序逻辑电路由电路和电路组成，它的输出状态与电路状态有关,

因此，它具有功能。

5.若使JK触发器异步置0,必须使五=,R^=,o

6.按照触发器是否有统一的时钟控制将时序逻辑电路分为时序电路和时

序电路。

7.32选1数据选择器有_____位地址码。

8.CMOS与门的多余输入端应接电平，或者与有用端.o

9.随机存储器的英文缩写为。

1.(156.25)io=()2=()8=()i6o

2.逻辑函数的四种表示方法是、、和。

3.A/D转换要经过、、和四个过程。

4.多个0D门输出端并联到一起可实现功能。

5.基本RS触发器在正常工作时，它的约束条件是—o

6.TTL集成JK触发器正常工作时，其口^1和Sd端应接电平。

7.逻辑函数的最简与或式的标准是，。

8.存储器的存储容量是指。

9.三态门的“三态”指,和-

1.(1011011.011)2=()8=()16=()10=()8421BCD

2.布尔代数的基本规则有代入规则，反演规则和规则。

3.为了实现高的频率稳定度，常采用振荡器；单稳态触发器受到外触发时进

o

4.用3个触发器构成二进制计数器，计数器的最大模为。

5.对于共阳接法的发光二极管数码显示器，应采用电平输出的七段显示译码器。

6.触发器有一个稳态，存储8位二进制信息要个触发器。

7.逻辑代数中3种基本运算是、和。

8.D/A转换器是将转换为o

9.施密特触发器可用于对波形进行或,还可用于对进行鉴别。

10.采用总线结构，分时传输数据时，应选用门

1.(16.25)2=()10=()8=()16o

2.n个输入端的二进制译码器，共有输出端，对于每一组输入代码，有个

输出端具有有效电平。

3.触发器有一个稳态，存储4位二进制信息要个触发器。

4.消除组合逻辑电路竞争冒险的方法有、、等。

5.若使JK触发器异步置1,必须使肩=,可=-

6.时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电路和时

序电路。

7.2n选1数据选择器有_____位地址码。

8.TTL与门的多余输入端应接电平，或者与有用端。

9.单稳态触发器有个稳定状态；多谐振荡器有个稳定状态。

10.只读存储器的英文缩写为。

1.(156.75)io=()2=()8=()i6o

2.数字信号的特点是在上和上都是断续变化的。

3.组合逻辑电路的竞争现象是由引起，表现为脉冲。

4.多个0C门输出端并联到一起可实现功能。

5.基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是—o

6.消除竞争冒险的方法有、、等。

7.要用n位二进制数为N个对象编码，必须满足。

8.RAM中的信息代码随时可按指定地址进行或,但当失去电源后，所存储

代码将会全部o

9.函数y=A5C+A5C,在A=0,3=1,C=1时，输出为Y=______________O

10.逻辑代数最基本的逻辑关系有、、三种。

1.(1011011)2=(__________)8=(________)10=(_________)16

2.数字电路中的三极管一般工作于_____区和______区，而I——区只是一种过渡状

o

3.只读存储器在正常工作时，只能存储代码，而不能存储代码。当

失去电源后，其信息代码不会。

4.用4个触发器构成二进制计数器，计数器的最大模为。

5.单稳态触发器受到外触发时进入态;为了实现高的频率稳定度，常采用振

荡器。

6.对于共阴接法的发光二极管数码显示器，应采用电平输出的七段显示译码器。

7.TTL三态门的三种可能输出状态是、、o

8.CMOS门电路的闲置输入端不能悬空，对于与门，闲置输入端应当接——电平。

9.施密特触发器可用于对波形进行或,还可用于对进行鉴别。

1.(575)10=()2=()16=(以。

2.分析数字电路的主要工具是,数字电路又称作。

3.触发器有个稳态，存储4位二进制信息要个触发器。

4.常见的脉冲产生电路有,常见的脉冲整形电路

有、。

5.对于共阴接法的发光二极管数码显示器，应采用电平输出的

七段显示译码器。

6.时序逻辑电路按照其触发器是否有统一的时钟控制分为时序电

路和时序电路。

7.施密特触发器具有特性，其主要功能

有、和三种。

8.三态门的输出有、和三种

状态。

1.(26.125)10=()2=()16=(八

2.数字信号的特点是在上和上都是断续变化的。

3.0C门称为门，多个0C门输出端并联到一起可实现功能。

4.在一个CP脉冲作用下，引起锁存器两次或多次翻转的现象称为

的,触发方式为式或式的触发器不会出现这种现

象。

5.半导体数码显示器的内部接法有两种形式：共接法和共

接法。

6.消除竞争冒险的方法有__________、_____________、_____________等。

7.一勺基本RS触发器在正常工作时，它的约束条件是A+3=1,则它不

允许输入3=且R=的信号。

8.存储器分为和两类。

9.时序电路的触发器具有统一的时钟控制。

1.(33.25)10=()2=()16=(八。

2.逻辑代数最基本的逻辑关系有、、三种。

3.组合逻辑电路的竞争现象是由引起，表现为脉冲。

4.一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此

它的约束条件是。

5.为了实现高的频率稳定度，常采用振荡器；单稳态触发器

受到外触发时进入态。

6.对于共阳接法的发光二极管数码显示器，应采用电平输出的

七段显示译码器。

7.数字电路按照是否有记忆功能通常可分为、两

类。

8.将模拟信号转换为数字信号，需要经过、、三个过程。

9.触发器有个稳态，可存储位二进制信息。

10.ROM中存储的信息在掉电后丢失。

1.(186.75)io=()2=()8=()i6o

2.逻辑代数最基本的逻辑关系有、、三种。

3.CMOS门电路的闲置输入端不能悬空，对于与非门，闲置输入端应当接——电平或

与有用输入端。

4.组合逻辑电路的竞争现象是由引起，表现为脉冲。

5.若使JK触发器异步置1,必须使可=,瓦=。

6.单稳态触发器有个稳定状态；施密特触发器有个稳定状态。

7.只读存储器的英文缩写为o

8.触发器有一个稳态，存储8位二进制信息要个触发器。

9.采用总线结构，分时传输数据时，应选用门。

10.对于共阴接法的发光二极管数码显示器，应采用电平输出的七段显示译码器。

n.16选1数据选择器有______位地址码。

1.（1011101.01）2=（18=（）10=（）16

2.、、是TTL三态门的三种可能输出状态。

3.施密特触发器可用于对波形进行或,还可用于对进行鉴别。

4.RAM中的信息代码可按指定地址随时进行或,但掉电后，所存储代码将

会全部。

5.3个地址输入端的二进制译码器，共有个输出端，对于每一组输入代码，有

个输出端具有有效电平。

6.单稳态触发器受到外触发信号触发时进入态；为了实现高的频率稳定度，常

采用振荡器。

7.将信号转换为信号的器件，称为D/A转换器。

8.CMOS与门的多余输入端应接电平，或者与有用端0

判断题（判断每小题给出的结论是正确还是错误，结论正确的小题打“T”，结论错

误的小题打“F”，并将答案写在答题纸的相应位置，答错或未答者，该题不得分。每题1分,

共10分。）

1.ROM的功能是既能读取数据，又能写入和改写数据。（）

2.与非运算中，输入与输出的关系是“有1出1,全0出0"。（）

3.普通TTL与非门的输出端允许直接相连，实现线与。（）

4.一件事的几个条件中只要有一个得到满足，这事件就发生,这是或逻辑。（）

5.同步时序电路的各级触发器共用同一个时钟脉冲。（）

6.译码器和计数器均具有记忆功能。（）

7.在触发器逻辑符号中，CP端有小圆圈为下降沿触发。（）

8.RAM掉电后数据易丢失，而ROM掉电后仍能保持数据。（）

9.采用可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽

可在此前暂稳态时间的基础上再展宽tw。（）

10.555集成定时器在正常工作时，应该将外部复位端R接低电平。（）

1.CMOS门电路中输入端悬空作逻辑0使用。（）

2.TTL或非门多余输入端可以接高电平。（）

3.共阴LED数码管应与输出高电平有效的译码器匹配使用。（）

4.计数器的模是指输入的计数脉冲的个数。（）

5.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（）

6.施密特触发器能可用于作为幅度鉴别电路。（）

7.与门的逻辑规律是“输入有0出0,全1出1”。（）

8.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）

9.石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（）

10.动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（）

1.四输入的TTL与非门，在逻辑电路中使用时，其中有2个输入端是多余的，应将多

余端接地。（）

2.寄存器属于组合逻辑电路。（）

3.JK触发器有记忆功能，D触发器没有记忆功能。（）

4.石英晶体振荡器的振荡频率取决于石英晶体的固有频率。（）

5.多个0C门的输出端连接在一起可实现“线与”功能。（）

6.八路数据分配器的地址输入（选择控制）端有8个。（）

7.异步计数器中各触发器的CP脉冲是一样的。（）

8.在逻辑代数中，逻辑变量只有0和1两个取值，且表示数量的大小。（）

9.一个1024X4的RAM,有4根数据线，10根地址线。（）

10.555定时器可以构成多谐振荡器、单稳态触发器、施密特触发器。（）

1.当传送十进制数9时，在8421偶校验码的校验位上值应为1。（）

2.TTL门电路的输出端直接相连可以实现“线与”。（）

3.共阴LED数码管应与输出低电平有效的译码器匹配使用。（）

4.D触发器的特性方程为Q"|=D,与/无关，所以它没有记忆功能。（）

5.单稳态触发器的暂稳态时间与RC成正比。（）

6.已知AB+C=AB+D,则可得C=D。（）

7.与非门的逻辑规律是“输入有0出0,全1出1"。（）

8.计数器工作时，不需要时钟脉冲触发。（）

9.同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二

进制计数器。（）

10.动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（）

1.多谐振荡器工作时有两个稳定的状态。（）

2.因为逻辑表达式A+B+AB=A+B成立，所以AB=O成立。（）

3.D触发器有记忆功能，JK触发器没有记忆功能。（）

4.多位数加法器可利用多个1位全加器通过位数扩展得到。（）

5.多个0D门的输出端连接在一起可实现“线与”功能。（）

6.方波的占空比为0.6o（）

7.异或函数与同或函数在逻辑上互为反函数。（）

8.若两个函数具有不同的卡诺图，则两个逻辑函数必然不相等。（）

9.石英晶体多谐振荡器的振荡频率与电路中的R、C无关。（）

10.D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（）

1.当8421奇校验码在传送十进制数（8）10时，在校验位上出现了1时，表明在传送

过程中出现了错误。（）。

2.因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（）

3.若两个函数具有不同的真值表，则两个逻辑函数有可能相等。（）。

4.同步锁存器存在空翻现象，而边沿触发器和主从触发器克服了空翻。

（）

5.采用不可重触发单稳态触发器时，若在触发器进入暂稳态期间再次

受到触发，输出脉宽可在此前暂稳态时间的基础上再展宽0。（）

6.用数据选择器可实现时序逻辑电路。（）

7.组合电路不含有记忆功能的器件。（）

8.在同步时序电路的设计中，若最简状态表中的状态数为2。而又是

用N级触发器来实现其电路，则不需检查电路的自启动性。（）

9.所有的半导体存储器在运行时都具有读和写的功能。（）

10.A/D转换器的二进制数的位数越多，量化级分得越多，量化误差就可以减小到0o（）

1.当传送十进制数5时，在8421奇校验码的校验位上值应为1。（）

2.若两个函数具有相同的真值表，则两个逻辑函数必然相等。（）

3.若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）

4.D触发器的特性方程为QE=D,与，无关，所以它没有记忆功能。（）

5.单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（）

6.二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（）

7.时序电路不含有记忆功能的器件。（）

8.计数器的模是指对输入的计数脉冲的个数。（）

9.动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（）

10.A/D转换过程中，必然会出现量化误差。（）

1.方波的占空比为0.5o（）

2.异或函数与同或函数在逻辑上互为反函数。（）

3.若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（）

4.TTL门电路的输出端直接相连可以实现线与。（）。

5.石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（）

6.优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（）

7.异步时序电路的各级触发器类型不同。（）

8.计数器的模是指构成计数器的触发器的个数。（）

9.同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用

中较少使用同步二进制计数器。（）

10.D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（）

1.八路数据分配器的地址输入（选择控制）端有8个。（）

2.D触发器的特性方程为Cr=D,与Q'无关，所以它没有记忆功能。（）

3.单稳态触发器的暂稳态时间与RC成正比。（）

4.动态随机存取存储器需要不断地刷新，以防止电容上存储的信息丢失。（）

5.当8421奇校验码在传送十进制数6时，在校验位上出现了1,表明在传送过程中出

现了错误。（）o

6.用多个0C门可实现“线与”功能，而用多个0D门却不可实现“线与”功能。（）

7.采用可重触发单稳态触发器时，若在触发器进入暂稳态期间再次受到触发，输出脉宽

可在此前暂稳态时间的基础上再展宽tw。（）

8.555定时器可以构成多谐振荡器和单稳态触发器，但不能构成施密特触发器。（）

9.同步时序电路的各级触发器共用同一个时钟脉冲。（）

10.RAM掉电后数据易丢失，而ROM掉电后仍能保持数据。（）

1.因为逻辑表达式A+C+AC=A+C成立，所以AC=O成立。（）

2.多位数加法器可利用1位全加器通过位数扩展得到。（）

3.普通TTL门电路的输出端直接相连可以实现“线与”。（）

4.在触发器逻辑符号中，CP端有小圆圈为下降沿触发。（）

5.具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模

N计数器。（）

6.JK触发器有记忆功能，D触发器没有记忆功能。（）

7.在逻辑代数中，逻辑变量只有0和1两个取值，且可表示数量的大小。（）

8.一个1024X8的RAM,有8根数据线，10根地址线。（）

9.与运算中，输入与输出的关系是“有1出1,全0出0"。（）

10.计数器工作时，不需要时钟脉冲触发。（）

三.选择题（从下列各题列出的备选答案中选出一个正确答案，并将其代号写在答题纸

的相应位置。错选.多选或未选者，该题不给分。每题2分，共20分。）

6.TTL与非门在电路中使用时，多余输入端的处理一般是（）□

a.悬空b.通过一合适电阻接地c.通过一合适电阻接电源

7.欲用两输入与非门构成一个二一十进制译码器，最少要用（）两输入与非门。

a.16b.20c.28d.44

8.用六管静态存储单元构成1024bit的RAM,如果输出为Y1Y2，则地址为（），MOS管的个数

为（）。

a.Ao〜A7b.Ao〜4c.Ao〜A9d.4096e.6144f.8192

6.c

7.d

8.b,e

1.如果A/D转换器输入模拟电压信号的最高频率为5kHz,那么采样频率应为（）。

A.小于等于5kHzB.大于等于5kHzC.大于等于10kHzD.任意值

2.施密特触发器的输出状态有（）。

A.一个稳态、一个暂态B.两个稳态

C.只有一个稳态D.没有稳态

3.只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容（）。

A.全部改变B.全部为0C.不可预料D.保持不变

4.同步计数器和异步计数器比较，同步计数器的显著优点是（）。

A.工作速度高B.触发器利用率高

C.电路简单D.不受时钟CP控制。

5.逻辑函数F=A㊉（A㊉B）=（）o

A.A©BB.AC.BD.A0B

6.用1KX4位的DRAM设计4KX8位的存储器的系统，需要的芯片数和地址线的根数是

（）o

A.16片，10根B.8片，10根

C.8片，12根D.16片，12根

7.石英晶体多谐振荡器的突出优点是（）。

A.速度高B.电路简单C.振荡频率稳定D.输出波形边沿陡峭

8.在下列逻辑电路中，不是组合逻辑电路的有。

A.译码器B.编码器C.全加器D.寄存器

9.由八个触发器构成的二进制计数器，它们最多有（）种计数状态。

A.8B.16C.256D.64

10,十进制数29用8421BCD码表示为（）。

A.101001B.00101001C,01001001D.111001

1.一个4位串行数据，输入4位移位寄存器，时钟脉冲频率为IKHz,经过（）可

转换为4位并行数据输出。

A.8msB.4msC.8usD.4Ps

2.一个存储容量为1024X4位的RAM,其地址输入码应该是（）位。

A.4B.8C.1024D.10

3.下列逻辑函数表达式中与方=4§+初邈理同的是（）二

A.A@BB.A㊉Bc.A㊉BD.A㊉B

4.32选择1数据选择器，其输入地址有（）位。

A.2B.3C.4D.5

5.下列逻辑电路中为时序逻辑电路的是（）。

A.变量译码器B.加法器C.数码寄存器D.数据选择器C

6.当逻辑函数有n个逻辑变量时，其共有（）种变量取值组合。

n

A.nB.2nC.n2D.2

7.若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位。

A.5B.6C.10D.50

8.在数字电路中，晶体管的工作状态为（

A.饱和B.放大C.饱和或放大D.饱和或截止

9.下列函数中等于A的是（）。

A.A+1；上A（A+B）；C.A+AB；D.A+A

10.要实现Q-JQ:JK触发器的J、K取值应为（）。

A.J=0,K=0B.J=0,K=1C.J=l,K=1D.J=l,K=0

1.不能将两个门电路的输出端并联使用的门电路是（）。

A.TTL或非门B.TTL0C门

C.TTL三态门D.CMOS三态门

2.将三角波转换为矩形波，应选用。

A.单稳态触发器B.施密特触发器C.振荡器D.JK触发器

3.逻辑函数F=AB+BC的最小项表达式为（）

A.F=m2+m3+m6B.F=m2+m3+m7

C.F=m3+m6+m7D.F=m3+m4+m7

4.为实现将JK触发器转换为D触发器，应使（）。

A.J=D,K=DB.K=D,J=DC,J=K=DD.J=K=D

5.属于组合逻辑电路的是（）。

A.触发器B.计数器C.移位寄存器D.编码器

6.下列逻辑代数运算错误的是：（）

A.A+A=A；B.A*A=l；C.A*A=A；D.A+A=l

7.为了把串行输入的数据转换为并行输出的数据，可以使用（）

A.寄存器B.移位寄存器

C.计数器D.存储器

8.下列函数中，是最小项表达式形式的是（）o

A.Y=AB+BCB.Y=ABC+ACD

C.Y=ABC+ABCD.Y=ABC+ABC

9.N个触发器可以构成能寄存()位二进制数码的寄存器。

A.N-lB.NC.N+lD.2N

10.欲使同步RS触发器的状态由0-1工作，RS触发器的输入端应取（）。

A.R=S=1B.R=l,S=0C,R=S=0D.R=0,S=1

1.同步计数器的特点是（）

A.不同触发器各有不同的时钟B.各个触发器都受同一时钟脉冲控制

C.与时钟脉冲无关D.各触发器中只有一些是直接受输入时钟脉冲控制

2.下列电路中，（）属于时序逻辑电路。

A.多路选择器B.计数器C.并行加法器D.译码器

3.只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容（）。

A.全部改变B.全部为0C.不可预料D.保持不变

4.可用于总线结构进行分时传输的门电路是（）o

A.异或门B.同或门C.0C门D.三态门。

5.如果一个二进制编码器有6位输出代码，则该编码器最多可以对（）个输入信号

进行编码。

A.8B.16C.32D.64

6.用1KX4位的DRAM设计4KX8位的存储器的系统，需要的芯片数和地址线的根数是

()o

A.16片，10根B.8片，10根

C.8片，12根D16片,12根

7.在一个四变量函数中，下列四个选项中为最小项的是（）。

A.ABCDB.A（BC+D）C,BCDD.ACD

8.对于同步D触发器，欲使。向=0,应使输入D=（）o

A.0B.1C.QD.Q

9.使逻辑函数歹=筋+豆C+入心为。的逻辑变量组合为（）。

A.ABC=011B.ABC=010C.ABC=OOOD.ABC=110

10.用二进制码表示指定离散电平的过程称为（）。

A,采样B.量化C.保持D.编码

1.单稳态触发器的输出脉冲的宽度取决于（）

A.触发脉冲的宽度B.触发脉冲的幅度

C.电路本身的电容、电阻的参数D.电源电压的数值

2.为了提高多谐振荡器频率的稳定性，最有效的方法是（）

A.提高电容、电阻的精度B.提高电源的稳定度

C.采用石英晶体振荡器C.保持环境温度不变

3.已知时钟脉冲频率为fcp,欲得到频率为0.2fcp的矩形波应采用（）

A.五进制计数器B.五位二进制计数器

C.单稳态触发器C.多谐振荡器

4.32路数据选择器应有（）个选择控制端。

A.2B.3C.4D.5

5.n个不同的逻辑变量可以构成（）个最小项。

A.nB.2nC.2"D.2,!-1

6.N进制计数器状态转换的特点是：设定初态后，每来（）个计数脉冲CP,计数

器重新回到初态。

A.NB.N+lC.N-lD.N+2

7.在一个三变量函数中，下列四个选项中为最小项的是（）。

A.AB+BCB.ABCC.AC+BD.BC+A

8.函数/++豆6，当变量的取值为（）时，将不会出现冒险现象。

A.B=C=1B.B=C=OC.A=l,C=0D.A=0,B=0

9.用四选一数据选择器实现函数丫=A］。+A—o,应使（）。

A.D0=D2=0,D1=D3=1B.D0=D2=l,D1=D3=O

C.DO=D1=O,D2=D3=1D..DO=D1=1,D2=D3=0

10.下列电路中，（）属于时序逻辑电路。

A.计数器B.编码器C.多路选择器D.译码器

1.十进制数28用8421BCD码表示为（）。

A.101000B.00101000C.100101D.10101

2.已知逻辑函数y=45C+CO,可以肯定丫=1的是（）。

A.A=0,BC=1B.BC=1,D=1

C.AB=1,C=0D.C=1,D=0

3.16路数据选择器应有（）个选择控制端。

A.2B.3C.4D.8

4.要实现=Q",JK触发器的J、K取值应为（）。

A.J=0,K=0B.J=0,K=1C.J=l,K=1D.J=LK=0

5.属于组合逻辑电路的是（）o

A.触发器B.计数器C.移位寄存器D.译码器

6.随机存取存储器RAM具有（）功能。

A.读/写B.无读/写C.只读D.只写

7.函数歹=配+45+万仁，当变量的取值为（）时，将出现冒险现象。

A.B=C=1B.B=C=OC.A=LC=0D.A=0,B=0

8.下列函数中，是最小项表达式形式的是()。

A.Y=AB+BCB.Y=ABC+ACD

C.Y=ABC+ABCD.Y=ABC+ABC

9.N个触发器可以构成能寄存()位二进制数码的寄存器。

A.N-lB.NC.N+lD.2N

10.欲使同步RS触发器的状态由1-0工作，RS触发器的输入端应取()。

A.R=S=1B.R=l,S=0C.R=S=0D.R=0,S=1

1.常用的BCD码有0

A.奇偶校验码B.格雷码C.8421码D.差分曼彻斯特码

2.在何种输入情况下，“或非”运算的结果是逻辑lo

A.全部输入是0B.全部输入是1C.任一输入为0,其他输入为1D.任一输入

为1

3.4个触发器可以构成能寄存位二进制数码的寄存器。

A.2B.4C.16D.15

4.欲使JK触发器按工作，可使JK触发器的输入端。

A.J=K=1B.J=l,K=0C.J=0,K=1D.J=K=O

5.只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内

容。

A.全部改变B.全部为0C.不可预料D.保持不变

6.若在编码器中有30个编码对象，则要求输出二进制代码位数为

位。

A.5B.6C.10D.30

7.一个16选一的数据选择器，其地址输入(选择控制输入)端有

个。

A.1B.2C,4D.16

8.把一个二进制计数器与一个十进制计数器串联可得到进制计

数器。

A.2B.10C.12D.20

9.24进制计数器至少需要个触发器。

A.3B.4C.5D.12

10.用二进制码表示指定离散电平的过程称为。

A.采样B.量化C.保持D.编码

1.在一个8位的存储单元中，能够存储的最大无符号整数是。

A.(256)10B.(127)10C.(FF)10D.(255)10

2.在何种输入情况下，“与非”运算的结果是逻辑0。

A.全部输入是0B.任一输入是0C.仅一输入是0D.全部输入是1

3.8个触发器可以构成能寄存位二进制数码的寄存器。

A.4B.8C.256D.255

4.欲使JK触发器按QE=Q,工作，可使JK触发器的输入端o

A.J=K=1B.J=l,K=0C.J=0,K=1D.J=K=O

5.只读存储器ROM在运行时具有功能。

A.读/无写B.无读/写C.读/写D.无读/无写

6.若在编码器中有10个编码对象，则要求输出二进制代码位数为一

位。

A.3B.4C.5D.10

7.一个8选一数据选择器的数据输入端有个。

A.8B.2C.3D.4

8.把一个二进制计数器与一个五进制计数器串联可得到进制计

数器。

A.2B.5C.10D.20

9.N个触发器可以构成最大计数长度（进制数）为的计数器。

A.NB.2NC.N2D.2N

10.将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟

量的过程称为。

A.采样B.量化C.保持D.编码

1.十进制数25用8421BCD码表示为。

A.10101B.00100101C,100101D.10101

2.逻辑函数的表示方法中具有唯一性的是o

A.真值表B.表达式C.逻辑图D.卡诺图

3.N个触发器可以构成能寄存位二进制数码的寄存器。

A.N-lB,NC.N+lD.2N

4.对于JK触发器，若J=K,则可完成触发器的逻辑功能。

A.RSB.DC,TD.T'

5.随机存取存储器具有功能。

A.读/写B.无读/写C.只读D.只写

6.若在编码器中有20个编码对象，则要求输出二进制代码位数为

位。

A.4B.5C.10D.20

7.四选一数据选择器的数据输出丫与数据输入Xi和地址码Ai之间的

逻辑表达式为Y=o

A.AiA0X0+AiAoXx+AiA0X2+A1A0X3B.AiA0X0C.AiAgXiD.A1A0X3

8.把一个五进制计数器与一个四进制计数器串联可得到进制计

数器。

A.4B.5C.9