《数据采集与分析技术》课件第4章

第4章模/数转换器4.1A/D转换原理4.2A/D转换器的性能指标4.3Δ-ΣA/D转换器4.416位高精度A/D芯片AD7705

模/数(A/D)转换器是数据采集系统的核心，担负着将由传感器送来的模拟信号变换成适合于计算机数字处理的二进制代码的任务。A/D转换器的性能在很大程度上决定了数据采集系统的性能。现在A/D转换器的功能已经集成化，构建数据采集系统首先要考虑选用何种A/D芯片。本章重点介绍A/D的基本概念、主要参数，并结合AD7705芯片介绍目前较为流行的Δ-ΣA/D技术。

4.1A/D转换原理

A/D转换的常用方法有:计数式A/D转换、逐次逼近型A/D转换、双积分式A/D转换、并行A/D转换和串/并行A/D转换等。在这些转换方式中，计数式A/D转换线路比较简单，但转换速率比较慢，所以现在很少应用。双积分式A/D转换精度高，多用于数据采集系统及精度要求比较高的场合。并行A/D转换和串/并行A/D转换速度快。逐次逼近型A/D转换具有较高的转换速度，又有较好的转换精度，是目前应用最多的一种A/D转换。

逐次逼近型A/D转换器的原理如图4.1所示。逐次逼近的转换方法是用一系列的基准电压同输入电压比较，以逐位确定转换后数据的各位是1还是0，确定次序是从高位到低位进行。

逐次逼近型A/D转换器由电压比较器、D/A转换器、控制逻辑电路、逐次逼近寄存器和输出缓冲寄存器组成。在进行逐次逼近转换时，首先将最高位置1，这就相当于取最大允许电压的1/2与输入电压比较，如果搜索值在最大允许值的1/2范围内，那么最高位置0，此后次高位置1，相当于在1/2范围中再做对半搜索。如果搜索值超过最大允许电压的1/2范围，那么最高位和次高位均为1，这相当于在另一个1/2范围中再做对半搜索。因此，逐次逼近法也称为二分搜索法或对半搜索法。图4.1逐次逼近型A/D转换器的原理

4.2A/D转换器的性能指标

1.分辨率分辨率是相应于最低二进位(LSB)的模拟量值。它规定为A/D转换器能够区分的模拟量的最小变化值。因为能够分辨的模拟量值取决于二进制位数，所以通常用位数表示分辨率，如4位、8位、12位等。现在，

A/D芯片可支持的分辨率已高达24位，如美国CRISTAL公司的CS5524芯片。

图4.2是4位A/D转换器的转换特性，满度电压为10V，因为1LSB=10/(24)=0.625V，所以4位A/D转换器的分辨率在满量程为10V时是0.625V。

2.转换时间

转换时间指的是从发出启动转换命令到转换结束，得到稳定的数字输出量为止的时间。

图4.24位A/D转换器的转换特性

3.量化误差

A/D转换是将连续的模拟量转换为离散的数字量，对一定范围连续变化的模拟量只能反映成同一个数字量。A/D转换器总存在±1/2LSB的量化误差，这个误差是量化过程不可避免的。

例如在图4.2中，

6.875-1/2×(0.625)~6.875+1/2×(0.625)范围内所反映的数字量都是1011。

4.精度

精度指量化误差和附加误差之和。A/D转换器除了量化误差外，还有其他因素引起的误差，如非线性引起的误差，这种附加误差的总和称为总不可调误差，实际上就是A/D调整到最精确情况下还存在的附加误差。

4.3Δ-ΣA/D转换器

4.3.1Δ-Σ调制器

Δ-ΣA/D技术能采用较简单的结构及低成本来获得较高频率分辨率。Δ-ΣA/D技术已经成为一种流行的技术，其基本原理是利用反馈环来提高粗糙量化器的有效分辨率并整形其量化噪声。Δ-ΣA/D技术最早是在20世纪中期提出的，近20年由于超大规模集成电路技术的发展才逐渐得到应用。目前，这一技术已被广泛应用于数字音频、数字电话、图像编码、通信时钟振动及频率合成等许多领域。

Δ-Σ转换器是一种简单的1位A/D转换器，该A/D转换器以极高的过采样速率(Over-Sampling)运行，以获得高精度。输入信号的数值大小取决于1在高速0/1位流中所占的百分比。该转换器的核心部件为Δ-Σ调制器，如图4.3所示。图4.3Δ-Σ调制器的原理

Δ-Σ调制器是一个可使输出端数字1的平均数量与输入信号VIN的幅值保持等比例的闭环系统。负反亏环路为实现平衡而进行不断的调整，在这个过程中Δ-Σ调制器按如

下逻辑工作:

·在调制器启动时，积分器输出较低，因此比较器将D/A转换器输出设置为0，并发送一个0至数据流中。请注意，这只是发送至下一个级的第一个位，可能不是最终数据字码的MSB。

·施加到积分器的电压为VIN

和VREF

之间的差。

·当D/A转换器输出为VREF

时，如果模拟输入VIN

值较大，那么施加到积分器的差分信号就较大。因此，必须在积分器处积累多个采样，以使其输出能够超过比较器阈值。

·当积分器输出超过比较器开关点时，下一位将变为1，并通过锁存器，这会使D/A转换器输出电压VREF

。

·这时Σ

输出为负(因为VIN总小于VREF

)，这就会导致从积分器中减少电荷。

·但因为VIN较大，

VREF

与VIN之差较小，这个消减过程较长，造成比较器输出1的个数较多。

·当积分器输出电压小于0时，比较器输出为0，这时D/A转换器输出也为-VREF

，Σ输出为正，但由于VIN较大，输出0的时间不长，当积分器超过0时，

A/D转换器又会输出1。

·相反如果VIN较小，电压(VREF

-VIN)将会较大，消减过程较短，造成比较器输出1的个数较少。

·对比较器输出进行采样，同时以时钟时间为基础对D/A转换器进行刷新。

该循环不断进行并使位流中1的百分比相当于VIN与满量程电压VREF的百分比。如果VIN为0的一半，那么位流将包含相等数量的1和0。在其他一些应用中，这种输出流编码被称为脉冲比例调制(PPM)。

Δ-Σ调制器各环节的输出信号参见图4.4。图4.4Δ-Σ调制器各环节的输出信号

4.3.2滤波器和选抽器

上面所描述的Δ-Σ调制器需后接一个数字低通滤波器以及一个选抽器。设计滤波器的目的是从0/1数码流中提取信号信息。滤波器一般采用Sinc3型滤波器，它的频域响

应为

式中，

N

为调制时钟clock的频率，fs

为对信号的采样频率。Sinc3型滤波器的频率响应如图4.5所示，其中设采样输出频率为60Hz。图4.5Sinc3

型滤波器频率响应

Sinc3型滤波器的频率响应近似于理想的加窗滤波器，起到均滑滤波的作用。在这里，Sinc3型滤波器的作用是平均0/1数码流，获取信号的采样值，同时抑制1位A/D转换器的采样噪声，达到提高分辨率的作用。另外，Sinc3型滤波器具有梳状陷波性质，所以可以用于去除如50Hz或60Hz的工频干扰。

因为Δ-Σ输出的码率很快，一般达到几兆或几十兆的水平，而被测信号的频率一般不高，在几十赫兹到几千赫兹的水平，所以要设计选抽器用来降低码率，使A/D转换器的输出速率降低到一个合理范围。选抽器的频率可依照选抽比由时钟clock的信号分频得到。

4.3.3高阶Δ-Σ调制器

在一阶Δ-Σ调制器的基础上，通过增加积分环节建立高阶Δ-Σ调制器。图4.6是二阶Δ-Σ调制器的结构图。图4.6二阶Δ-Σ调制器的结构

在图4.6中，经理论分析可以证明增加一个积分环节可以起到如下作用:

·在保持相同采样精度的条件下，可以降低时钟频率。

·在相同时钟频率下，可以提高A/D转换器的采样位数。

·在其他条件都不变的情况下，可以提高A/D转换器的采样带宽。

一般的Δ-ΣA/D芯片都支持二阶以上的Δ-Σ调制器。图4.7列出了不同阶Δ-Σ调制器的信噪比，其中0~5分别代表0~5阶Δ-Σ调制器。可见阶数越高，相同信噪比下的过采样率越高。一般在音频采样应用中使用5阶的Δ-Σ调制器，极大地降低了对过采样率的依赖。图4.7不同阶Δ-Σ调制器的信噪比(SNR)和过采样率之间的关系

4.416位高精度A/D芯片AD7705

4.4.1AD7705概述

AD7705是AD公司推出的16位Σ-ΔA/D转换器，其结构如图4.8所示。AD7705包括由缓冲器和增益可编程放大器(PGA)组成的前端模拟调节电路、Σ-Δ调制器、可编程数字滤波器等部件。AD7705能直接将传感器测量到的多路微小信号进行A/D转换。这种器件还具有高分辨率、宽动态范围、自校准、优良的抗噪声性能以及低电压低功耗等特点。图4.8AD7705内部结构图

AD7705采用三线串行接口，有两个差分输入通道，能达到0.003%非线性的16位无误码数据输出，其增益和数据输出更新率均可编程设定，还可选择输入模拟缓冲器，以及自校准和系统校准方式。工作电压为3V或5V。3V电压时，最大功耗为1mW，等待模式下电源电流仅为8μA。

AD7705是完整的16位A/D转换器。若外接晶体振荡器、精密基准源和少量去耦电容，即可连续进行A/D转换。它采用了成本较低但能获得极高分辨率的Σ-Δ转换技术，可以获得16位无误码数据输出。这一点非常符合对分辨率要求较高但对转换速率要求不高的应用，如数字音频产品和智能仪器仪表产品等。

AD7705包括两个差分模拟输入通道。片内的增益可编程放大器PGA可选择1、2、4、8、16、32、64、128八种增益之一，能将不同摆幅范围的各类输入信号放大到接近A/D转换器的满标度电压再进行A/D转换，这样有利于提高转换质量。

当电源电压为5V、基准电压为2.5V时，器件可直接接收0~20mV和0~2.5V摆幅范围的单极性信号以及~±20mV和0~±2.5V范围的双极性信号。必须指出:这里

的负极性电压是相对AIN(-)引脚而言的，这两个引脚应偏置到恰当的正电位上。

在器件的任何引脚施加相对于GND

为负电压的信号是不允许的。输入的模拟信号被A/D转换器连续采样，采样频率fs

由主时钟频率fCLK

和选定的增益决定。增益(16~128)是通过多重采样并利用基准电容与输入电容的比值共同得到的。

AD7705的管脚及说明如图4.9和表4.1所示。图4.9AD7705管脚图

图4.10为AD7705的基本应用连接参考图，其中AD780为稳压芯片，用来为AD7705提供参考电压。图4.10AD7705的基本应用连接参考图

4.4.2AD7705寄存器

片内寄存器AD7705包括8个寄存器，均通过器件串行口访问。第1个是通信寄存器，它的内容决定下一次操作是对哪一个寄存器进行读操作还是写操作，并控制对哪一个输入通道进行采样。所有与器件的通信都必须先写通信寄存器。

上电或复位后，器件默认状态为等待指令数据写入通信寄存器。它的寄存器选择位RS2~RS0确定下次操作访问哪一个寄存器，而输入通道选择位CH1、CH0则决定对哪一个输入通道进行A/D转换或访问校准数据。

第2个是设置寄存器，它是一个可读/写8位寄存器，用于设置工作模式、校准方式和增益等。第3个是时钟寄存器，它也是一个可读/写的8位寄存器，用于设置有关AD7705运行频率参数和A/D转换输出更新速率。不管是校准还是数据A/D转换，设置寄存器的数字滤波器同步位FSYNC都要置为0，这样AD7705的校准或者数据A/D转换工作才能进行，否则校准和A/D转换不会进行，

DRDY信号也不会变低。当FSYNC=0时，在校准或A/D转换结束后DRDY信号将变低，此时可以读取校准系数或者数据寄存器。

第4个是数据寄存器，它是一个16位只读寄存器，它存放AD7705最新的转换结果。值得注意的是，数据寄存器实际上是由两个8位的存储单元组成的，输出时MSB在前，如果接收微控制器需要LSB在前，例如8051系列，读取时应该分两次读，每次读出8位分别倒序，而不是整个16位倒序。

其他的寄存器分别是测试寄存器、零标度校准寄存器、满标度校准寄存器等，用于测试和存放校准数据，可用来分析噪声和转换误差。

AD7705提供自校准和系统校准两种功能选择。每当环境温度和工作电压发生变化，或者器件的工作状态改变(如输入通道切换、增益或数字滤波器频率变动和信号输入范围

变化等)任一项发生时，必须进行一次校准。对于自校准方式，校准过程在器件内部一次完成。AD7705内部设置AIN(+)端和AIN(-)端为相同的偏置电压，以校准零标度;满标

度校准是在内部产生的VREF

电压和选定的增益条件下进行的。

系统校准则是对整个系统增益误差和偏移误差，包括器件内部误差进行校准。在选定的增益下，先后在外部给AIN(+)端施加零标度电压和满标度电压，校准零标度点，然后校准满标度点。根据零标度和满标度的校准数据，片内的微控制器计算出转换器的输入/输出转换函数的偏移和增益斜率，对误差进行补偿。

4.4.3AD7705微控制器接口

AD7705采用SPI/QSPI(SPI的介绍见第9章)兼容的三线串行接口，能够方便地与各种微控制器连接，也比并行接口方式大大节省了CPU的I/O口资源。在图4.11所示的电路中，采用8XC51控制AD7705。AD7705的CS接低电平。串行输入/输出通过上拉电阻接到VDD

。DRDY的状态可以通过专门的IO线来监视，也可通过访问通信寄存器的DRDY位来判断以节省一个I/O口。

该应用中采用同一个电源来产生传感器桥路激励电压和AD7705的基准参考电压，所以在电压变化时它们所受到的影响比例相同，不会产生系统误差，因此降低了对电压稳定性的要求。

当数字接口通信发生故障时