电大计算机组成原理考试过小抄含答案

班号

姓名

哈工大学年秋季学期

计算机组成原理试题

题号一二三四五六七八得分

得分

一、填空（12分）

1.某浮点数基值为2,阶符1位，阶码3位，数符1位，尾数7位,

阶码和尾数均用补码表示，尾数采用规格化形式，用十进制数写

出它所能表示的最大正数，非0最小正

注数，最大负数，最

意小负数。

行2.变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提

供，指令提供;而在变址寻址中，变址

为

寄存器提供，指令提供。

规

3.影响流水线性能的因素主要反映在和

范_________两个方面。

，4.设机器数字长为16位（含1位符号位）。若1次移位需10ns,一

遵次加法需10ns,则补码除法需时间,补码BOOTH

守算法最多需要时间。

考5.CPU从主存取出一条指令并执行该指令的时间

试叫，它通常包含若干个，而

后者又包含若干个o组成

纪

多级时序系统。

律

！二、名词解释（8分）

1.微程序控制

2.存储器带宽

3.RISC

4.中断隐指令及功能

—

第2页（共7页）

试题：学号：姓名

三、简答（18分）

1.完整的总线传输周期包括哪几个阶段？简要叙述每个阶段的工作。

2.设主存容量为1MB,Cache容量为16KB,每字块有16个字，每字32位。

(1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。

(2)若Cache采用四路组相联映像，求出主存地址字段中各段的位数。

第2页(共7页)

试题：学号：姓名

3.某机有五个中断源，按中断响应的优先顺序由高到低为LO,L1,L2,L3,L4,W

求优先顺序改为L3,L2,L4,L0,Lh写出各中断源的屏蔽字。

屏蔽字

中断源

01234

LO

LI

L2

L3

L4

4.某机主存容量为4Mxi6位，且存储字长等于指令字长，若该机的指令系统

具备120种操作。操作码位数固定，且具有直接、间接、立即、相对四种寻址方

式。

(1)画出一地址指令格式并指出各字段的作用；

(2)该指令直接寻址的最大范围；

(3)一次间址的寻址范围；

(4)相对寻址的寻址范围。

第3页(共7页)

试题：学号：姓名

四(6分)

设阶码取3位，尾数取6位(均不包括符号位)，按浮点补码运算规则

5

计算[2x-^-J+[24X(--^-)J

D10

五、画出DMA方式接口电路的基本组成框图，并说明其工作过程（以输入设备

为例）。（8分）

第4页（共7页）

试题:学号:姓名

六（10分）设CPU共有16根地址线，8根数据线，并用例作访存控制信

号，用R/而作读写控制信号，现有下列存储芯片：

RAM：1KX8位、2KX4位、4KX8位

ROM：2KX8位、4KX8位

以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。要求:

（1）最大4K地址空间为系统程序区，与其相邻2K地址空间为用户

程序区。

（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范

围。

（3）详细画出存储芯片的片选逻辑。

AiAoAiAo

PD/Progr—ROM»—

WE

第5页（共7页）

试题:学号:姓名

第6页（共7页）

试题：学号：姓名

七、假设CPU在中断周期用堆栈保存程序断点，且进栈时栈指针减一，出栈时

栈指针加一。试写出中断返回指令（中断服务程序的最后一条指令），在取指阶

段和执行阶段所需的全部微操作命令及节拍安排。若采用微程序控制，则还需要

增加哪些微操作。（10分）

八、除了采用高速芯片外，从计算机的各个子系统的角度分析，指出6种以上提

高整机速度的措施。（8分）

第7页（共7页）

计算机组成原理试题答案

一、填空（12分）

1.127；1/512；-1/512-1/32768；-128。

2.基地址；形式地址；基地址；形式地址。

3.访存冲突；相关问题。

4.300ns；310nso

5.指令周期；机器周期；节拍。

二、名词解释（8分）

I.微程序控制

答：采用与存储程序类似的方法来解决微操作命令序列的形成，将一条机器指令编写成一个

微程序，每一个微程序包含若干条微指令，每一条指令包含一个或多个微操作命令。

2.存储器带宽

答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。

3.RISC

答：RISC是精简指令系统计算机，通过有限的指令条数简化处理器设计，已达到提高系统

执行速度的目的。

4.中断隐指令及功能

答：中断隐指令是在机器指令系统中没有的指令，它是CPU在中断周期内由硬件自动完成

的一条指令，其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。

三、简答（18分）

1.答：

总线在完成一次传输周期时，可分为四个阶段：

•申请分配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构决

定下一传输周期的总线使用权授于某一申请者；

•寻址阶段：取得了使用权的主模块，通过总线发出本次打算访问的从模块（或从设备）

的存储地址或设备地址及有关命令，启动参与本次传输的从模块；

•传数阶段：主模块和从模块进行数据交换，数据由源模块发出经数据总线流入目的模

块；

•结束阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。

2.答:

（1）若Cache采用直接相联映像：

字块中含64个字节，字块的位数为b=6。

Cache中含有256个字块，所以字块地址位数c=8。

主存容量为1M字节，总位数为20。

主存字块标记位数t=6。

（2）若Cache采用四路组相联映像，

字块中含64个字节，字块的位数为b=6。

每组含有四个字块，每组含256个字节。

Cache中含有64个字块，所以组地址位数q=6。

主存容量为1M字节，总位数为20。

主存字块标记位数t=8»

3.答：

设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下:

屏蔽字

中断源

23

L001000

L100000

L211001

L311101

L411000

4.答:

(1)指令字长16位，操作码为7位，寻址特征位2位，地址码7位;

(2)-64-63；

(3)216；

(4)216.

四(6分)

答：

被加数为0,101;0.100100,[x]fr=00,101;00.100100

加数为0,100;1.010100,[y]fr=00,100;11.010100

(1)对阶：

[△j]fr=[jjfr-Uy]tt=00,101+11,100=00,001

即△j=l,则y的尾数向右移一位，阶码相应加1,即

[y]5^00,101;11.101010

②求和

+

[sxrtsyr=[sj+5儿

=00.100100+11.101010

=00.001110

即[x+y]tt=00,101;00.001110

尾数出现“00.0”，需左规。

③规格化

左规后得[x+y]tt=00,011;00.111000

.,•|x+y]fr=00,111;00.111000

五(8分)

答：DMA方式接口电路的基本组成框图如下：

中^

1

断数据线地址域

A

HLD请

⑦

求—⑤

DMA

中

主

控

断

制

机

存

逻

构

辑

接口

DMA

：

如下

操作

具体

例，

输入为

以数据

”（如

器“满

寄存

缓冲

示数据

中，表

BR

存器

冲寄

据缓

的数

DMA

字到

入一个

设备读

①从

字）；

一个

装成

，组

字节

一个

读入

则一次

的，

向字符

是面

设备

果I/O

；

EQ）

求（DR

发请

接口

DMA

备向

②设

）；

（HRQ

制权

线控

请总

PU申

向C

接口

MA

③D

口；

A接

给DM

权交

控制

总线

许将

示允

，表

信号

DA

回HL

U发

④CP

线；

址总

送地

地址

主存

中的

寄存器

存地址

A主

DM

⑤将

：

准备

字做

下一个

为交换

,并

ACK）

期（D

A周

个DM

予一

已被授

知设备

@通

线；

数据总

内容送

存器的

冲寄

据缓

A数

DM

⑦将

；

操作

作写

储器

令存

⑧命

值；

计数

和字

存地址

修改主

（9）

向

），则

溢出

数器

（字计

束，

己结

送；若

续传

则继

束，

未结