8088的总线操作和时序课件

8088的总线操作和时序一、IBMPC/XT机主板结构二、IBMPC/XT控制核心三、8088/8086的操作四、8086/8088的总线周期五、8088/8086总线形成六、总线周期的概念七、系统总线上的信号时序八、IBMPC/XT的CPU系统中央处理器8088协处理器8087总线驱动器总线控制器8288RAM存储器ROM存储器8级中断电路4通道DMA8通道定时/计数器喇叭电路键盘接口8个扩展插座CBABDB时钟信号发生器8284一、IBMPC/XT机主板结构二、IBMPC/XT的控制核心中央处理器8088协处理器8087地址锁存器总线控制器8288时钟信号发生器8284数据收发器CBABDB三、8088/8086的操作

一个微型机在运行过程中，需要CPU进行许多操作。8088的主要操作有：

1.系统的复位和启动操作；

2.暂停操作；

3.总线操作；

4.中断操作；

5.最小组态下的总线保持；

6.最大组态下的总线请求/允许。四、8086/8088的总线周期

IBMPC/XT共有七种总线周期：

1.存储器读总线周期

2.存储器写总线周期

3.I/O读总线周期

4.I/O写总线周期

5.中断响应周期

6.存储器读和I/O写总线周期

7.存储器写和I/O读总线周期8088/8086启动的总线周期DMA(直接存储器存取）启动的总线周期五、8088/8086总线形成

当8088CPU与存储器和外设构成一个计算机系统时，根据所连接的存储器和外设的规模，8088可以有两种不同的组态。

1.最小组态当所连的存储器容量不大，I/O端口不多时。

系统的地址总线——CPU的AD0~AD7,A8~A15,A15~A19

通过

地址锁存器8282

构成。系统的数据总线——直接由AD0~AD15提供，或通过数据收发器8286供给。系统的控制总线——直接由CPU的控制线供给。

2.最大组态

当要构成的系统较大，要求较强的驱动能力时。系统的地址总线——CPU的AD0~AD7,A8~A15,A15~A19

通过

地址锁存器8282

构成。系统的数据总线——通过数据收发器8286供给。系统的控制总线——通过总线控制器8288供给。

两种组态通过8088引脚信号MN/MX决定。READYRESETTESTHOLDHLDANMIINTRINTAM/IOWRRDREADYCLKMN/MX+5V系统总线控制总线地址总线A19～

A0数据总线D15～D0ALEBHEA19~A16AD15~AD

0

DT/RDEN8086CPUSTB8282OETOE82868284A最小组态RQ/GT0RQ/GT1TESTNMIINTAS0

S0S0READYREADYRESETMN/MX控制总线地址总线A19～

A0数据总线D15～D0BHEA19~A16AD15~AD

0

DT/RDEN8086CPUSTB

8282OETOE82868284A系统总线S0CLKS1MROCS2MWTCDENIORCDT/RIOWCALEINTA8288BHECLK最大组态最大模式总线形成六、总线周期的概念RQ/GT0RQ/GT1TESTNMIINTAS0

S0S0

READYREADYRESETMN/MX控制总线地址总线A19～

A0数据总线D15～D0

BHEA19～A16AD15～AD

0

DT/RDEN8086CPUSTB

8282OETOE82868284AS0CLKS1MROCS2

MWTCDEN

IORCDT/R

IOWCALE

INTA8288BHECLK七、系统总线上的信号时序T1T2T3T4A0-A19MEMRD0-D15CLK有效地址数据存储器读总线周期T1T2T3Tw

T4A0-A19IOWD0-D15CLK有效地址数据I/O写总线周期八、IBMPC/XT的CPU系统中央处理器8088地址锁存器总线控制器8288时钟信号发生器8284数据收发器内部暂存器

IP

ES

SSDSCS输入/输出控制电路执行部分控制电路123456∑ALU标志寄存器AHALBHBLCHCLDHDLSPBPSIDI通用寄存器地址加法器指令队列缓冲器执行部件（EU)总线接口部件（BIU)16位20位16位8位8088/8086CPU12345678910111213141516171819204039383736353433323130292827262524232221

GADAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMINTRCLKGADVCCAD15AD16/S3AD17/S4AD18/S5AD19/S6SS0(HIGH)MN/MXRDHOLD(RQ/GT)HLDA(RQ/GT)WR(LOCK)M/IO(S3)DT/R(S3DEN(S3ALEINTATESTREADYRESET808686/8088引脚信号S0S1S28088的总线周期

8288的命令输出000

中断响应INTA001

读I/O口IORC010

写

I/O口IOWC,AIOWC011

暂停

—100

取指令代码MRDC101

读存储器MRDC110

写存储器MWTC,AMWC111

过渡状态

—S0S1S2CLKAENCENIOBMRDCMWTCAMWCIORCIOWCAIOWCINTADT/RDENMCE/PDENALE

状态译码器控制逻辑

命令信号发生器

控制信号发生器

状态译码器2.总线控制器82888288的控制输出ALE地址锁存允许信号DT/R数据发送/接受信号DEN数据输出允许信号MCE/PDEN双功能引脚输入信号S0S1S28088的状态信号CLK时钟信号AEN地址输入允许信号CEN命令允许输出信号IOBI/O总线方式控制信号

8288引脚信号12345678910IOBCLKS1DT/RALEAENMRDCAMWCMWTCGND

8288VCCS0S2MCE/PDENDENCENINTAIORCAIOWCIOWC201918171615141312113.8284时钟信号发生器8284的结构框图：8284的输入信号：RES——

外部复位输入；X1,X2——外接晶振体输入；

F/C——

输入控制信号，F/C=0时，由X1,X2外接晶振体形成8088时钟；

F/C=1时，由EFI输入外部方波信号形成8088时钟；OSYNC——同步工作控制信号，当多个8284同时工作时使用；ASYNC——准备好信号的同步控制信号；RDY1——总线准备好信号；AEN1——地址允许信号；RDY2——总线准备好信号；AEN2——地址允许信号；8284的输出信号：

RESET——

复位信号

READY——

准备好信号

CLK——8088系统时钟，将晶振体三分频，产生4.77MHZ

的频率。

PCLK——

外