微电子器件基础- 课件 第5章 现代半导体器件

第五章

现代半导体器件5.1Si基场效应晶体管栅材料的变化铝栅MOS多晶硅栅MOS金属硅化物与多晶硅层叠栅金属栅5.1Si基场效应晶体管高K栅MOSFETMOSFET最初的栅氧化层介质：

SiO265nm特征尺寸：

SiO2厚度=1.2nm45nm工艺：若采用SiO2

，需再减薄→

隧穿电流非常严重HK（高介电常数）介质材料取代了SiO2

典型的HK材料：

HfO2，相对介电常数24，是SiO2

的6倍(εH/

εL=6）6nm厚的HfO2产生的电容(εH/tH=6εL/6tL

）相当于1nm厚的SiO2

(εL/tL）

同电容大小要求下，高K材料厚度厚，

漏电小与HK介质对应的栅为TiN、W等金属栅5.1Si基场效应晶体管多晶硅栅MOS晶体管与高K栅MOS晶体管结构的比较5.1Si基场效应晶体管SOIMOSFET

FD-SOI晶体管(FullDepletionSilicon-On-Insulator)

在28nm节点开始采用

器件做在SiO2埋层上的超薄Si层上，硅膜(p/n区)厚在栅长的1/4左右

硅膜非常薄，

沟道厚度小，器件关闭时栅压控制下可完全耗尽

栅压可有效控制沟道，

减小亚阈值电流

SiO2埋层：可减少寄生电容，提高晶体管工作速度5.1Si基场效应晶体管SOIMOSFET结构简化SOIMOSFET结构图在20世纪60年代，最早出现了使用蓝宝石作为衬底的外延硅（SOS，SiliconOnSapphire）技术，然后在硅膜上制造MOSFET，这可以看作SOIMOSFET的雏形。然而，由于硅与二氧化硅系统具有更佳的界面特性、机械性能和热稳定性，因此随着SOI基片制造技术的不断成熟，如注氧隔离技术（SI-MOX，SeparationbyIMplantedOXygen），现在通常采用二氧化硅作为硅膜下的绝缘层。5.1Si基场效应晶体管SOIMOSFET能带图对于体硅MOS，当中性体区没有接地而处于悬浮状态，并且漏电流较大时，就会出现浮体效应5.1Si基场效应晶体管SOIMOSFET转移特性SOIMOSFET的特征长度不仅可以通过减小栅氧化层厚度来降低，还可以通过减小硅膜厚度来降低。也就是说，可以通过采用超薄硅膜来减小短沟道效应，降低关态泄漏电流，从而降低对栅氧化层厚度减小的限制，这也是薄膜SOI器件的一大优势。SOIMOS器件转移特性与硅膜厚度及漏电压的关系曲线5.1Si基场效应晶体管FinFET

FinFET:鳍型场效应晶体管，也称3栅晶体管

22nm节点开始采用

沟道区域凸起，被三面栅极包裹，成鳍状

每一栅都控制硅表面的一部分，三个栅电极都用来控制沟道电流

栅对沟道的静电控制增强，抑制短沟道效应5.1Si基场效应晶体管GAAFET

环绕式栅极技术

(gate-all-around，简称GAA)技术

三星3nm节点开始采用

环栅→使得栅极与沟道之间的接触面积更大

栅对沟道的静电控制增强，更好地抑制短沟道效应5.1Si基场效应晶体管平面体硅MOSFET结构和FinFET结构比较5.1Si基场效应晶体管多栅结构特征长度特征长度减小，使得电子势垒高度增大、厚度增大、关态泄漏电流减小5.1Si基场效应晶体管按比例缩小-发展方向尺寸缩小好处：单管尺寸减小提高集成度：同样功能所需芯片面积更小提升功能：同样面积可实现更多功能降低成本：单管成本降低改善性能：器件和互连电容减小→

电路延时减小→速度加快；电容和电源电压减小→器件的功耗降低若尺寸缩小30％，则•栅延迟减少30%,工作频率增加43%•单位面积的晶体管数目加倍•每次切换所需能量减少65%•节省功耗50%按比例缩小的约束条件：关态电流要保证足够低尽可能减小短沟道效应保证电路的可靠性5.1Si基场效应晶体管按比例缩小-缩小方式恒场按比例缩小(ConstantElectrical完全按比例缩小FullScaling)

尺寸（水平尺寸和垂直尺寸）

与电压按同样比例缩小

电场强度保持不变

最为理想，但难以实现一些和材料密切相关的参数，

如VT不能按比例缩小恒压按比例缩小(ConstantVoltage

：FixedVoltageScaling)

尺寸按比例缩小，电压保持不变

L>1um,保持标准的5V电源电压

电场强度随尺寸的缩小而增加，强场效应加重一般化按比例缩小(GeneralScaling)

尺寸和电场按不同的比例因子缩小5.1Si基场效应晶体管U-MOSFETU-MOSFET结构20世纪80年代后期，硅刻槽技术迎来了重大发展，主要是由于其在制造DRAM芯片中电荷存储电容方面的广泛应用。随后，功率半导体领域也采用了这一技术，用于开发槽形栅或U-MOSFET结构。如图5-23所示，在这种结构中，槽从晶体管的表面穿过源区，经过p型基区，一直延伸至n型漂移区。在槽的底部和侧壁进行热氧化后，栅氧化层形成于槽内，进而形成栅极5.1Si基场效应晶体管U-MOSFET当栅极不加偏压、漏极加正偏压时，U-MOSFET结构可以承受高压。此时，p型基区与n型漂移区构成的结反偏，电压主要由厚的轻掺杂n型漂移区承担。既然在阻断模式下栅极处于零电位，栅氧内也产生一高电场，为避免由槽栅拐角处栅氧的强电场引发的可靠性问题，通常需要圆化槽栅底部结构。当栅极施加正偏压时，在U-MOSFET结构中，漏极电流开始形成。这时，在槽栅的纵向侧壁上形成了p型基区表面的反型层沟道。当漏极也施加正偏压时，这个反型层沟道为电子提供了一条从源区流向漏区的传输通道。电子从源区穿越沟道后，进入了槽栅底部的n型漂移区。随后，电流在整个单元横截面内扩散传播。这种结构的内部电阻降低为U-MOSFET器件在20世纪90年代的发展提供了机遇。5.2非Si基场效应晶体管SiC的优势Si基和SiC基电力电子器件的额定截止电压的对比4H-SiC半导体材料的物理特性主要有以下优点：（1）SiC的禁带宽度大，是Si的3倍、GaAs的2倍；（2）SiC的击穿电场强度高，是Si的10倍、GaAs的7倍；（3）SiC的电子饱和漂移速率高，是Si及GaAs的2倍；（4）SiC的热导率高，是Si的3倍、GaAs的10倍。SiC基电力电子器件与Si基电力电子器件相比：（1）具有更高的额定电压。（2）具有更低的导通电阻。（3）具有更高的开关频率。5.2非Si基场效应晶体管SiC器件的发展历程5.2非Si基场效应晶体管SiCMOSFET功率MOSFET具有理想的栅极绝缘特性、高开关速度、低导通电阻和高稳定性，在Si基电力电子器件中，功率MOSFET获得了巨大成功。同样，SiCMOSFET也是最受瞩目的SiC基电力电子器件之一。Wolfspeed公司的水平沟道结构的SiCMOSFETROHM公司的双沟槽结构的SiCMOSFET5.2非Si基场效应晶体管SiCMOSFET全Si模块、混合Si/SiC模块和全SiC模块的损耗对比5.2非Si基场效应晶体管HEMT器件HEMT是通过栅极下面的肖特基势垒来控制GaAs/AlGaAs异质结的2-DEG的浓度而实现控制电流的。由于肖特基势垒的作用和电子向未掺杂的GaAs层转移，栅极下面的N型AlGaAs层将被完全耗尽。转移到未掺杂GaAs层中的电子在异质结的三角形势阱中即该层表面约10nm范围内形成2-DEG；这些2-DEG与处在AlGaAs层中的杂质中心在空间上是分离的，不受电离杂质散射的影响，所以迁移率较高。5.2非Si基场效应晶体管HEMT器件栅电压可以控制三角型势阱的深度和宽度，从而可以改变2-DEG的浓度，以达到控制HEMT电流的目的。属于耗尽型工作模式。减薄N型AlGaAs层的厚度，或减小该层的浓度，那么在Schottky势垒的作用下，三角型势阱中的电子将被全部吸干，在栅电压为零时尚不足以在未掺杂的AlGaAs层中形成2-DEG，只有当栅电压为正时才能形成2-DEG，则这时的HEMT属于增强型工作模式。N型AlxGa1-xAs层的厚度越小，可降低串联电阻，但太小会产生寄生沟道，通常取35~60nm。N型AlxGa1-xAs层的组分x越大，禁带宽度越大，导带突变增大，可增大2-DEG浓度，但组分x太大时，晶体的缺陷增加，一般取x=0.3。5.2非Si基场效应晶体管HEMT器件如果AlGaAs/GaAs异质结中存在缓变层，缓变层厚度WGR的增大将使2-DEG的势阱增宽，使势阱中电子的子能带降低，从而确定的Fermi能级下，2-DEG的浓度增大；但是，WGR的增大，使异质结的高度降低，又将使2-DEG的浓度减小。WGRGaAsE2E1EFN-AlGaAs5.2非Si基场效应晶体管HEMT器件存在一个最佳的缓变层厚度，使2-DEG的浓度最大。对于不存在隔离层N-Al0.37Ga0.63As/GaAs异质结，计算给出2-DEG的浓度ns与AlGaAs中掺杂浓度ND和缓变层厚度WGR的关系如下所示。5.2非Si基场效应晶体管GaNHEMT氮化镓（GaN）高电子迁移率晶体管（HEMT）首次亮相是在2004年，是由日本的Eudyna公司制造的耗尽型射频晶体管。这种GaNHEM