TEC-5计算机组成实验(及习题)

TEC-5计算机组成实验系统介绍

岳斌2013.10TEC-5计算机组成实验系统一、TEC-5实验系统的特点它适用于《计算机组成原理》、《计算机组织和结构》和《数字逻辑和数字系统》三门课程的实验教学，是一种多用仪器。该仪器将提高学生的动手能力，提高学生对计算机整体和各组成局部的理解，提高学生对数字系统和计算机系统的综合设计能力。TEC-5实验系统二、时序发生器时序发生器产生计算机模型所需的时序和数字逻辑实验所需的时钟。时序电路由一个500KHz晶振、2片GAL22V10(U64、U66)、一片74LS390(U65)组成。根据本机设计，执行一条微指令需要4个节拍脉冲T1、T2、T3、T4，执行一条机器指令需要三个节拍电位W1、W2、W3，因此本机的根本时序如下：TEC-5实验系统

TEC-5实验系统三、数据通路TEC-5的数据通路采用了数据总线和指令总线双总线形式。它还使用了大规模在系统编程器件作为存放器堆，使得设计简单明了，可修改性强。图1.2是数据通路总体图，下面介绍图中各个主要部件的作用。参考图3.1

TEC-5实验系统1．运算器ALU运算器ALU由两片74LS181(U55和U60)组成，其中U60进行低4位运算，U55进行高4位运算。在选择端M和S0-S3控制下，ALU对数据A、B进行各种算术、逻辑运算。有关74181运算的具体操作，请看74181的资料和教科书。当LDRi=1时，在T3的上升沿存放器C〔U57A〕保存运算产生的进位标志信号。TEC-5实验系统2．运算操作数存放器DR1和DR2〔U47、U48〕DR1〔U47〕和DR2(U48)是运算操作数存放器，DR1和ALU的A口相连，DR2和ALU的B口相连。DR1和DR2各由一片74LS273构成。当LDDR1/LDDR2＝1时，在T2上升沿，DR1/DR2接收来自通用存放器堆A/B端口的数据。TEC-5实验系统3．双端口通用存放器堆RF〔U54〕双端口通用存放器堆RF由一片ispLSI1016〔U30〕构成，其中包含4个8位存放器〔R0、R1、R2、R3〕，有三个控制端口：两个控制读操作，一个控制写操作，三个端口可以同时操作。由RD1、RD0选中的存放器的数据从A端口读出，由RS1、RS0选中的存放器的数据从B端口读出；WR1、WR0选择要写入的存放器。LDRi控制写操作，当LDRi＝1时，在T3上升沿将数据总线DBUS上的数据写入由WR1、WR0选中的存放器。TEC-5实验系统

从RF的A端口读出的数据直接送DR1。由B端口读出的数据直接送DR2之外，还可以送数据总线DBUS。当RS_BUS#＝0时，允许B端口数据送DBUS。TEC-5实验系统4．双端口存储器RAM双端口存储器RAM由一片IDT7132(U44)及少量控制电路构成。IDT7132是2048字节的双端口静态随机存储器，本实验系统实际使用256字节。IDT7132的两个端口可以同时进行读、写操作。在本实验系统中，RAM左端口连接数据总线DBUS，可进行读、写操作；右端口连接指令总线IBUS，输出到指令存放器IR，作为只读端口使用。IDT7132有6个控制引脚，CEL#、LR/W#、OEL#控制左端口读、写操作；CER#、RR/W#、OER#控制右端口的读写操作。CEL#为左端口选择引脚，低电平有效；当CEL#＝1时，禁止对左端口的读、写操作。TEC-5实验系统

LR/W#控制对左端口的读写，当CEL#=0且LR/W#=1时，左端口进行读操作；当CEL#=0且LR/W#＝0且T2为高时，左端口进行写操作。OEL#的作用等同于三态门，当CEL#=0且OEL#＝0时，允许左端口读出的数据送到数据总线DBUS上；当OEL#＝1时，禁止左端口的数据放到DBUS。TEC-5实验系统为便于理解，在以后的实验中，我们将OEL#引脚称为RAM_BUS#。控制右端口的三个引脚与左端口的三个完全类似，不过只使用了读操作，在实验板上已将RR/W#固定接高电平，OER#固定接地。当CER#=0时，右端口读出的数据〔更确切的说法是指令〕放到指令总线IBUS上，然后当LDIR=1时在T3的上升沿打入指令存放器IR。所有数据/指令的写入都使用左端口，右端口作为指令端口，不需要进行数据的写入。TEC-5实验系统

左端口读出的数据放在数据总线DBUS上，由数据总线指示灯DBUS7-DBUS0显示。右端口读出的指令放在指令总线IBUS上，由指令总线指示灯IBUS7-IBUS0显示。

TEC-5实验系统5．地址存放器AR和程序计数器PC存储器左端口的地址存放器AR(U53、U59)和右端口的地址存放器PC(U52、U45)都使用2片74LS163，具有地址递增的功能。PC是程序计数器，提供双端口存放器右端口地址，U52是低4位，U45是高4位，具有加载数据和加1功能。AR是地址存放器，提供双端口存储器左端口地址，U53是低4位，U59是高4位，具有加载数据和加1功能。TEC-5实验系统

AR中的地址用地址AR指示灯AR7-AR0显示，PC中的地址用程序计数器PC指示灯PC7-PC0显示。TEC-5实验系统当LDAR#＝0时，AR在T2时从DBUS接收来自SW7－SW0的地址；当AR＋1＝1时，在T2的上升沿存储器地址加1。注意：LDAR#和AR＋1两个控制信号不能同时有效。在下一个时钟周期，令CEL#＝0，LR/W#＝0，那么在T2节拍进行写操作，将SW7－SW0设置的数据经DBUS写入存储器。当LDPC#＝0时，PC在T2时从DBUS接收来自SW7－SW0的地址，作为程序的启动地址；当一条机器指令开始执行时，取指以后，PC＋1＝1，程序计数器给出下一条指令的地址。注意：LDPC#和PC＋1两个控制信号不能同时有效。TEC-5实验系统6．指令存放器IR指令存放器IR是一片74LS273〔U46〕。当LDIR＝1时，在T3的上升沿，它从双端口存储器的右端口接收指令。指令的操作码局部IR7—IR4送往控制器译码，产生数据通路的控制信号。指令的操作数局部送往存放器堆RF，选择参与运算的存放器。IR1、IR0与RD1、RD0连接，选择目标操作数存放器；IR3、IR2与RS1、RS0连接，选择源操作数存放器。IR1、IR0也与WR1、WR0连接，以便将运算结果送往目标操作数存放器。TEC-5实验系统本实验系统设计了8条机器指令，均为单字长〔8位〕指令。指令功能及格式如表1所示。其中的×代表随意值；RS1、RS0是存放器堆B端口读出的源选择信号；RD1、RD0是存放器堆A端口读出的目标选择信号，WR1、WR0是写入的存放器的选择信号。在实验中，需要将IR3-IR0这些操作数选择信号与RF对应引脚连接好。TEC-5实验系统表1机器指令系统名称助记符功能指令格式IR7IR6IR5IR4IR3IR2IR1IR0加法ADDRd,Rs；Rd+Rs→Rd0000Rs1Rs0Rd1Rd0减法SUBRd,Rs；Rd-Rs→Rd0001Rs1Rs0Rd1Rd0逻辑与ANDRd,Rs；Rd&Rs→Rd0010Rs1Rs0Rd1Rd0存数STARd,[Rs]；Rd→[Rs]0011Rs1Rs0Rd1Rd0取数LDARd,[Rs]；[Rs]→Rd0100Rs1Rs0Rd1Rd0条件转移JCR3；假设C＝1那么R3→PC010111××停机STP；暂停执行0110××××输出OUTRs；Rs→DBUS0111Rs1Rs0××〔存放器--RF与IR的联系〕TEC-5实验系统四.控制器控制器用来产生数据通路操作所需的控制信号。TEC-5提供了一个微程序控制器，以便能进行计算机组成原理根本实验。在进行课程设计时，学生可设计自己的控制器。图1.2是控制器框图。TEC-5实验系统1.控制存储器控制存储器由4片HN58C65〔U35、U36、U37、U38〕构成。HN58C65是E2PROM，存储容量为8K字节，本实验系统只使用了64字节。微指令格式采用水平型，微指令字长31位，其中顺序控制局部9位：判别字段3位，后继微地址6位。操作控制字段22位，各位进行直接控制。TEC-5实验系统判别标志位P0和控制台操作开关SWC、SWB、SWA一起确定控制台指令微程序的分支，完成不同的控制台操作；P1与指令操作码〔IR的高4位〕一起确定机器指令微程序的分支，转向各种指令的不同微程序流程。P2与进位标志C一起确定条件转移指令。操作控制字段22位，采用直接表示法，控制数据通路的操作。信号名带#者为低电平有效。

表1.2控制信号表控制信号功能S3，S2，S1，S0:选择运算器的运算类型。M:选择运算器的运算模式：M＝0，算术运算；M＝1，逻辑运算。Cn#:运算器最低位的+1信号。为0时，运算器最低位有进位。LR/W#:当LR/W#＝1且CEL#＝0时，对双端口存储器左端口进行读操作；当LR/W#＝0且CEL#＝0时，在T2节拍对左端口进行写操作。CEL#:双端口存储器左端口使能信号。为0时允许对左端口读、写。CER#:双端口存储器右端口使能信号。为0时将指令送往指令总线IBUS。RAM_BUS#:存储器数据送数据总线DBUS信号，为0时将双端口存储器左端口数据送DBUS。ALU_BUS#:ALU输出三态门使能信号，为0时将ALU运算结果送DBUS。RS_BUS#:通用存放器右端口三态门使能信号，为0时将RF的B端口数据送DBUS。

控制信号功能SW_BUS#:控制台输出三态门使能信号，为0时将控制台开关SW7-SW0数据送DBUS。LDRi:双端口存放器堆写入信号，为1时将数据总线上的数据在T3的上升沿写入由WR1、WR0指定的个存放器。LDDR2:对操作数存放器DR2进行加载的控制信号，为1时在T2的上升沿将由RS1、RS0指定的存放器中的数据打入DR2。LDDR1:对操作数存放器DR1进行加载的控制信号，为1时在T2的上升沿将由RD1、RD0指定的存放器中的数据打入DR1。LDAR#:对地址存放器AR进行加载的控制信号。为0时在T2的上升沿将数据总线上的数据打入地址存放器AR。AR+1:对AR进行加1操作的电位控制信号。为1时在T2的上升沿使AR的值加1。控制信号功能LDPC#:对程序计数器PC进行加载的控制信号。为0时在T2的上升沿将数据总线上的数据打入程序计数器PC。PC+1:对PC进行加1操作的电位控制信号。为1时在T2的上升沿使PC的值加1。LDIR:对指令存放器进行加载的控制信号。为1时在T3的上升沿将指令总线IBUS上的数据打入指令存放器IR。TJ:停机指令，暂停微程序运行。TEC-5实验系统2．微地址存放器μAR〔U33〕微地址存放器μAR是1片74LS174，对控制存储器提供微程序地址。当CLR#＝0时，将异步清零，使微程序从000000B开始执行。在每一个T1的上升沿，新的微指令地址打入微地址存放器中。微地址由指示灯uA5-uA0显示。TEC-5实验系统3．微地址转移逻辑〔U21、U24、U26、U20〕微地址转移逻辑产生后继微程序地址，它由两片74LS32和两片74LS08构成。微地址转移逻辑的信号来源是：控制存储器产生的后继微指令地址μA0-μA5，判别标志位P0、P1、P2，指令操作码IR4-IR7，进位标志C，还有控制台操作码SWC、SWB、SWA。TEC-5实验系统五、控存EEPROM的改写 TEC-5中的4片EEPROM〔CM0-CM3，U35-U38〕是控存，里面装有TEC-5微程序的微代码。由于它是电可擦除和编程的EEPROM，因此可以实现不用将CM0-CM3从插座上取出就能实现对其编程的目的。为此我们在TEC-5上用1片单片机芯片89S52(U39)和一些附加电路实现了不用拔出CM0-CM3就能对其编程，从而改写这些EEPROM中微代码的目的。89S52中包含一个监控程序，它负责通过串行口和PC机通讯，向PC机发出提示信息、接收命令和数据，并根据接收到的命令〔0，1，2，3〕决定将随后收到的64个数据写入指定的EEPROM。命令0、1、2、3指定写那个器件，0对应CM0,1对应CM1,2对应CM2,3对应CM3。64个字节的数据将写入指定EEPROM的前64个单元〔地址00H-3FH〕。TEC-5实验系统1.TEC-5的两种工作方式TEC-5的计算机组成原理实验局部有两种工作方式，一种叫正常工作方式，一种叫编程工作方式。当编程开关〔在U3989S52的下面〕拨到正常位置时，TEC-5的计算机局部可以正常做实验，CM0-CM3只受控制器的控制，它里面的微代码正常读出，供数据通路使用。当编程开关拨到编程位置时，CM0-CM3只受单片机89S52的控制，用来对4片EEPROM编程。在编程状态下，不能做计算机组成原理的实验。出厂时编程开关处于正常状态。注意：做计算机组成原理实验时编程开关一定要处于正常位置。TEC-5实验系统2.编程软件—串口调试助手2.2简介在PC机上运行的和TEC-5通讯的编程软件是串口调试助手。下面对该软件做一些简单介绍。通过双击出厂时提供的该软件的图标，即出现该软件的界面。图1.3是该软件的界面。此软件很简单，一看就知道怎么用，在这里简单说一下需要注意的地方。首先，串口需要设置。如果你的机器就一个串口，那就不用管了，要是有1个以上的串口，那就看看你此时通讯用的是哪一个了。串口的设置要和PC机上使用的编程下载串口一致。其次，波特率等参数要保证和89S52里的下载软件中的一致。即波特率为1200波特，数据位8位，无校验位，停止位1位。这些参数设置不正确将无法通讯。再次，窗口下部空白区为PC数据发送窗口，其上面较大的空白区为PC数据接收窗口。最后，需要时刻注意按钮‘关闭串口’的状态。图1.3串口调试助手界面TEC-5实验系统3.CM0-CM3的下载步骤：①在TEC-5关闭电源的情况下，用出厂时提供的RS232串口线将TEC-5实验仪的串口与主机的串口连接起来。TEC-5上的编程开关拨到编程位置，将串口调试助手程序翻开，设置好参数，翻开电源，按一下复位键RESET。TEC-5实验系统②软件的接收区此时会显示‘WAITINGFORCOMMAND...’，请在数据发送区写入‘0’，按‘手动发送’按钮，将命令‘0’发送给89S52，表示通知它要写CM0文件了。③数据接收区会出现‘PLEASECHOOSEACMFILE’，请通过按钮‘选择发送文件’选择要写入CM0的二进制文件，文件必须是“BIN”格式，长度为64字节。然后点击‘发送文件’按钮将文件发往89S52。89S52接收数据并对CM0编程，然后它读出CM0的数据和从PC机接收到数据比较，不管正确与否，89S52都向PC机发出结果信息，在串口调试助手软件数据接收窗口显示出来。TEC-5实验系统④等待文件发送完毕的提示〔注意看软件的最底下的状态行和数据接收区〕，请注意看数据接收区的命令提示，重复②－③步骤，分别输入命令‘1’、‘2’、‘3’，同时，应分别选择CM1、CM2、CM3文件，对相应的EEPROM编程。CM1、CM2、CM3全部编程完后，按RESET按钮结束编程。最后将TEC-5上的编程开关拨到正常位置。 TEC-5实验系统注意：对CM0、CM1、CM2、CM3的编程顺序无规定，只要在发出器件号后紧跟着发送该器件的编程数据〔文件〕即可。例如，可以按CM3、CM2、CM0、CM1的顺序编程。编程也可以只对一个或者几个EEPROM编程，不一定对4个EEPROM全部编程，只要编程结束后按RESET按钮结束编程，最后将TEC-5上的编程开关拨到正常位置即可。TEC-5实验系统六.控制台控制台由假设干拨动开关和指示灯组成，用于设置控制台指令、人工控制数据通路、设置数据代码信号和显示相关数据组成等。1．数据开关SW7-SW0八位数据开关，通过U49〔74LS244〕接到数据通路局部的数据总线DBUS上，用于向数据通路中的存放器和存储器置数。当SW_BUS#=0时，SW7－SW0的数据送往数据总线DBUS。开关拨到上面位置时输出1，开关拨到下面位置时输出0。SW7对应DBUS最高位，SW0对应DBUS最低位。TEC-5实验系统2．模拟数据通路控制信号开关K15-K0拨动开关，拨到上面位置输出1，拨到下面位置输出0。实验中用于模拟数据通路局部所需的电平控制信号。例如，将K1与LDDR1相连，那么K1拨到上面位置时，表示LDDR1为1。这些开关在数字逻辑与数字系统实验时也作为电平输入开关。3．数据总线指示灯DBUS八个发光二极管〔高四位为红，低四位为绿〕，指示DBUS上数据。灯亮表示1。TEC-5实验系统4．指令总线指示灯IBUS八个发光二极管〔高四位为红，低四位为绿〕，指示IBUS上数据。灯亮表示1。5．地址指示灯AR八个发光二极管〔高四位为红，低四位为绿〕，指示双端口存储器的左端口地址存放器内容。灯亮表示1。TEC-5实验系统6．程序计数器指示灯PC八个发光二极管〔高四位为红，低四位为绿〕，指示双端口存储器右端口地址。灯亮表示1。7．32位微命令指示灯(CM3-CM0)32个红色发光二极管，显示从控制存储器读出的微命令的内容。TEC-5实验系统8．其他指示灯C、BUSYL#、BUSYR#C是进位标志指示灯。BUSYL#、BUSYR#分别是RAM左右端口忙指示灯。9．微动开关CLR#、QD按一次CLR# 开关，产生一个负的单脉冲CLR#，正的单脉冲CLR。CLR#对全机进行复位。CLR#到时序和控制器的连接已经在印制板上实现，控制存储器和数据通路局部不使用CLR#。按一次QD按钮，产生一个正的启动脉冲QD和负的单脉冲QD#。QD使机器运行。QD到时序电路的连接已在印制板上实现。TEC-5实验系统10．单拍、单步开关DP、DBDP〔单拍〕、DB〔单步〕是两种特殊的非连续工作方式。当DP＝1时，计算机处于单拍工作方式，按一次QD按钮，只发送一组时序信号T1-T4，执行一条微指令。DB方式只对硬连线控制器适用，当DB＝1时，按一次QD按钮，发送一组W1-W3，执行一条机器指令。注意：这两个开关任何时刻只能有一个置1。当DP=0且DB=0时，TEC-5处于连续工作方式，按QD按钮，TEC-5连续执行双端口RAM中存储的程序。TEC-5实验系统11．控制台操作开关SWC、SWB、SWA 三个专用开关SWC、SWB、SWA定义了TEC-5实验系统的五个控制台指令的功能。控制台操作开关SWC、SWB、SWA主要用于CPU组成与机器指令执行实验。开关主要实现五个控制台指令的定义如下：TEC-5实验系统表1.3控制台工作方式SWCSWBSWA操作000启动程序〔PR〕001写存储器〔WRM〕010读存储器〔RRM〕011写存放器〔WRF〕100读存放器〔RRF〕TEC-5实验系统在按复位按钮CLR#后，TEC-5复位，根据SWC、SWB、SWA状态来选择工作方式。在控制台工作方式，必须使DP=0，DB=0。启动程序〔PR〕：按下复位按钮CLR#后，微地址存放器清零。这时，置SWC＝0、SWB＝0、SWA＝0，用数据开关SW7－SW0设置RAM中的程序首地址，按QD按钮后，启动程序执行。TEC-5实验系统写存储器〔WRM〕：按下复位按钮CLR#，置SWC＝0、SWB＝0、SWA＝1。①在SW7－SW0中置好存储器地址，按QD按钮将此地址打入AR。②在SW7－SW0置好数据，按QD，将数据写入AR指定的存储器单元，这时AR加1。③返回②。依次进行下去，直到按复位键CLR#为止。这样就实现了对RAM的连续手动写入。这个控制台操作的主要作用是向RAM中写入自己编写的程序和数据。TEC-5实验系统读存储器〔RRM〕：按下复位按钮CLR#，置SWC＝0、SWB＝1、SWA＝0。①在SW7－SW0中置好存储器地址，按QD按钮将此地址打入AR，RAM此地址单元的内容读至DBUS显示。②按QD按钮，这时AR加1，RAM新地址单元的内容读至DBUS显示。③返回②。依次进行下去，直到按复位键CLR#为止。这样就实现了对RAM的连续读出显示。这个控制台操作的主要作用是检查写入RAM的程序和数据是否正确。在程序执行后检查程序执行的结果〔在存储器中的局部〕是否正确。TEC-5实验系统存放器写操作〔WRF〕：按下复位按钮CLR#，置SWC＝0、SWB＝1、SWA＝1。①首先在SW7—SW0置好存储器地址，按QD按钮，那么将此地址打入AR存放器和PC存放器。②在SW1、SW0置好存放器选择信号WR1、WR0，按QD按钮，通过双端口存储器的右端口将WR1、WR0〔即SW1、SW0〕送到指令存放器IR的低2位。③在SW7－SW0中置好要写入存放器的数据；按QD按钮，将数据写入由WR1、WR0指定的存放器。④返回②继续执行，直到按复位按钮CLR#。这个控制台操作主要在程序运行前，向相关的通用存放器中置入初始数据。TEC-5实验系统存放器读操作〔RRF〕：按下复位按钮CLR#，置SWC＝1、SWB＝0、SWA＝0。①首先在SW7—SW0置好存储器地址，按QD按钮，那么将此地址打入AR存放器和PC存放器。②在SW3、SW2置好存放器选择信号RS1、RS0，按QD按钮，通过双端口存储器的右端口将RS1、RS0〔即SW3、SW2〕送到指令存放器IR的第3、2位。RS1、RS0选中的存放器的数据读出到DBUS上显示出来。③返回②继续下去，直到按复位键CLR#为止。这个控制台操作的主要作用是在程序执行前检查写入存放器堆中的数据是否正确，在程序执行后检查程序执行的结果〔在存放器堆中的局部〕是否正确。TEC-5实验系统七、硬连线控制器ispLSI1032ispLSI1032是Lattice公司的1个在系统可编程器件，包含有6000个门，适用于设计大规模的数字逻辑与数字系统电路。在计算机模型实验中，它用作设计并实现硬连线控制器，代替出厂时提供的微程序控制器。它有1个下载插座，下载时下载电缆的一端插在下载插座上，另一端插在PC机并行口上，下载电缆将PC机和ispLSI1032连在一起。在PC机上运行ispEXPERT工具软件，输入控制器的设计方案，进行编译、连接和适配，然后下载到ispLSI1032中去，就构成了1个硬连线控制器。硬连线控制器和数据通路局部采用可插、拔的导线连接。TEC-5实验系统十、数字逻辑和数字系统试验区这局部为用户提供了通用的数字逻辑和数字系统实验平台。它主要包括以下局部：实验台左半部的11个双列直插插座，ISP1032在系统编程芯片及下载插座，6个数码管及其驱动电路，12个数据指示灯，小喇叭及其驱动电路，12个拨动开关，2个单脉冲按钮。TEC-5实验系统1.11个双列直插插座这一局部在实验台的左上部，实验时用于插中、小规模数字逻辑器件。注意：插座的电源和地都没有连接。TEC-5实验系统2.ispLSI1032它位于实验台的左下部，用于设计并实现复杂的数字逻辑或数字系统电路。它有1个下载插座，下载时下载电缆的一端插在下载插座上，另一端插在PC机并行口上，下载电缆将PC机和ispLSI1032连在一起。在PC机上运行ispEXPERT工具软件，输入数字逻辑或数字系统的设计方案，进行编译、连接和适配，然后下载到ispLSI1032中去，就构成了1个新的能实现设计功能的器件。数字逻辑和数字系统中的综合实验，就是用ispLSI1032实现的。TEC-5实验系统3.六个数码管及其驱动电路。为了能做较复杂的实验，比方电子时钟和数字频率计等实验，实验台上安装了6个共阳极数码管。六个数码管位于实验台的上部中间。右边5个数码管各由一片BCD七段译码器/驱动器74LS47驱动。只需在各数码管的4个输入插孔〔D为最高位，A为最低位〕接入BCD码，数码管就显示出相应数字。当测试端Test接低电平时，这5个数码管都将显示“8”，小数点也同时点亮。最左边的一个数码管由1片74LS240驱动，可按段进行控制。它的控制端为a、b、c、d、e、f、g、h。当控制端接高电平时，那么相应的发光二极管段点亮；当控制端接低电平时，相应的发光二极管熄灭。TEC-5实验系统4．小喇叭及驱动电路这局部由可控振荡电路，喇叭及其驱动电路组成。电路如图1.4所示。

图1.4小喇叭及驱动电路TEC-5实验系统当DZ1用短路片短路时，它是一个可控声源，可做报警或者报时使用。如果“控制”插孔接高电平，那么振荡电路输出频率为2KHz左右的方波，驱动喇叭鸣叫。当控制插孔接为低电平时，振荡电路输出低电平，喇叭不鸣叫。当短路子DZ1开路时，可从“输入”插孔向喇叭的驱动三极管基极送控制信号。直接控制喇叭按希望的频率变化发声，做音乐实验用。TEC-5实验系统5．单脉冲按钮计算机组成原理实验中使用的启动按钮QD和复位按钮CLR#，在数字逻辑和数字系统实验中作为单脉冲按钮使用。每个按钮按下后都能输出1个正脉冲和1个负脉冲。不过由于在计算机组成原理中，QD按钮使用的是正脉冲，CLR#按钮使用的是负脉冲，因此在数字逻辑和数字系统实验中，最好使用QD按钮产生的负脉冲和CLR#按钮产生的正脉冲。TEC-5实验系统6．电平开关K0-K15在计算机组成原理实验中使用的模拟数据通路控制信号开关K15-K0,在数字逻辑和数字系统实验中作为普通的电平开关使用。TEC-5实验系统7．12个发光二极管12个发光二极管位于TEC-5的下部中间位置，用于指示信号的上下电平，信号输入孔L0—L11接入高电平时，相应的二极管点亮，信号输入孔L0—L11接入低电平时，相应的二极管熄灭。TEC-5实验系统实验一运算器组成实验见实验指导书TEC-5实验系统习题一、单项选择〔20分〕二、填空题〔24分〕三、简答题〔24分〕四、计算题〔12分〕五、设计题〔10分〕六、设计题〔10分〕知识点1.冯·诺依曼思想〔1〕系统组成〔2〕性能提高〔3〕结构、组成、实现〔4〕编码〔汉字、字符〕冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是〔

〕A．指令操作码的译码结果

B.指令和数据的寻址方式

C.指令周期的不同阶段

D.指令和数据所在的存储单元2.机器数表示〔1〕转换、数范围、0的表示〔2〕定点数表示方法及运算〔3〕浮点数表示方法及计算3、运算器在定点二进制运算器中，减法运算一般通过〔

〕来实现。

A

原码运算的二进制减法器

B

补码运算的二进制减法器

C

原码运算的十进制加法器

D

补码运算的二进制加法器4、存储器〔1〕分类〔2〕存储层次〔3〕映像规那么〔4〕替换算法〔5〕性能指标〔存取时间、存储周期、带宽〕〔6〕存储系统配置〔芯片连接、总线〕〔7〕堆栈操作主存贮器和CPU之间增加cache的目的是〔

〕。A

解决CPU和主存之间的速度匹配问题B

扩大主存贮器容量C

扩大CPU中通用存放器的数量5、指令系统〔1〕寻址方式A

堆栈寻址方式

B

立即寻址方式C

隐含寻址方式

D

间接寻址方式E存放器寻址F存放器间接寻址〔2〕RISC、CISC特点〔3〕指令寻址〔4〕指令系统分析、设计〔格式〕〔5〕指令系统〔完整〕6、流水线技术〔1〕瓶颈段消除〔2〕计算〔3〕相关与冲突7、Amdahl定律、程序局部性原理〔1〕分析〔2〕计算8、总线仲裁方法9、磁盘访问〔地址〕10、CPU与外围设备进行信息交换的方式以及外围设备编制方式。11、数据通信方式串行通信：格式、速度13、指令执行流程、微控制器设计〔微程序控制器〕〔数据通路、指令功能、指令流程、微操作信号〕微程序控制器：目标程序执行过程1.数的机器码表示(把符号位和数值位一起编码,一道参加运算)原码、反码：〔有正零、负零〕补吗、移码：〔无有正零、负零〕范围：〔对补码“模”〕2、浮点数表示、运算例：P6491、解：阶码取5位，其中阶符取2位；尾数取8位，其中数符取2位，采用补码表示那么:[x]浮=11101,00.100101,[y]浮=11110,11.100010(1)对阶Ex-Ey=11101–(11110)=11101+00010=11111[x]浮=11110,00.010010(1)(2)求和X+Y00.010010(1)+11.10001011.110100(1)(3)结果规格化:尾数:11.010010阶码:11100(11110-10)(4)舍入处理(采用”0”舍“1”入)[x-y]浮=11100,11010010[x-y]=-0.101110x2-1003.主存储器的技术指标〔存储容量、存取时间、存储器带宽〕某计算机字长32位，其存储容量为256MB，假设按单字编址，它的寻址范围是〔

〕。

A

0-64MB

B

0-32MB

C

0-32M

D

0-64M4、P1281不适宜，指令最好半字长或单字长，设置16位比较适宜。5、P1287解：40条指令，操作码OP至少需6位。还有32–6=26位主存容量64M字，需形成26位有效地址E为支持不同寻址方式，设置寻址方式字段：四种：2位于是，设计指令格式如下：X=00直接寻址，有效地址E=D；X=01立即寻址，操作数=立即数D；X=10变址寻址，有效地址E=〔RX〕+D；X=11相对寻址，有效地址E=〔PC〕+D；其中，RX为变址存放器〔32位〕〔隐含〕PC为程序计数器〔32位〕。在相对寻址时D可为正、负。OPXD1、指令执行流程2、数据通路3、微程序控制器4、微程序设计技术〔1〕直接表示法—水平型〔2〕编码表示法----垂直型微命令：控制部件向执行部件发出的各种控制命令叫作微命令，它是构成控制序列的最小单位。例如：翻开或关闭某个控制门的电位信号、某个存放器的打入脉冲等。微命令是控制计算机各部件完成某个根本微操作的命令。微操作：是微命令的操作过程。微命令和微操作是一一对应的。微命令是微操作的控制信号，微操作是微命令的操作过程。微操作是执行部件中最根本的操作。由于数据通路的结构关系，微操作可分为相容的和互斥的两种：〔1〕互斥的微操作，是指不能同时或不能在同一个节拍内并行执行的微操作。可以编码〔2〕相容的微操作，是指能够同时或在同一个节拍内并行执行的微操作。必须各占一位3、微指令：把在同一CPU周期内并行执行的微操作控制信息，存储在控制存储器里，称为一条微指令〔Microinstruction〕。它是微命令的组合，微指令存储在控制器中的控制存储器中一条微指令通常至少包含两大局部信息：操作控制字段，又称微操作码字段，用以产生某一步操作所需的各个微操作控制信号。某位为1，说明发微指令(命令)微指令发出的控制信号都是节拍电位信号，持续时间为一个CPU周期微命令信号还要引入时间控制顺序控制字段，又称微地址码字段，用以控制产生下一条要执行的微指令地址。4、微程序一系列微指令的有序集合就是微程序。一段微程序对应一条机器指令。微地址

：存放微指令的控制存储器的单元地址一个十进制加法指令实例。微指令根本格式

微指令格式分为两类：水平型微指令和垂直型微指令〔1〕水平型微指令

水平型微指令是指一次能定义并能并行执行多个微命令的微指令。格式如下控制字段判别测试字段下地址字段分类:1)全水平型微指令:不译码微指令,一位对应一个微命令.2)字段译码法水平微指令:N字段可定义N个并行操作微命令.3)直接和译码混合的水平微指令.水平型微指令特点：优点：微指令字较长，速度越快。微指令中的微操作有高度的并行性。微指令译码简单。控制存储器的纵向容量小，灵活性强。缺点：微指令字比较长，明显地增加了控制存储器的横向容量。水平微指令与机器指令差异很大，一般要熟悉机器结构、数据通路、时序系统以及指令执行过程的人才能进行微程序设计，这对用户来说是很困难的。〔2〕垂直型微指令：采用编码方式。设置微操作控制字段时，一次只能执行一到二个微命令的微指令称为垂直型微指令。垂直型微指令的特点：微指令字短，一般为10～20位左右。微指令的并行微操作能力有限，一条微指令一般只包含1-2个微操作命令。