第1章微电子概论概述

第1章

概述

上课：32学时实验：12学时学分：2.5

2013-2014第一学期课程代码05086397QQ群：集成电路设计技术与工具集成电路设计集成电路设计基础集成电路设计与九天EDA工具应用《微电子概论》郝跃，电子工业出版社参考书1．（加）DanClein著，邓红辉王晓蕾耿罗锋译.CMOSICLayoutConcepts,MethodologiesandTools，CMOS集成电路版图——概念、方法与工具，电子工业出版社，2006-01.2．模拟电路版图的艺术The

Art

of

Analog

Layout

--Alan

Hastings3．CMOS

Circuit

Design,Layout,and

Simulation--R.Jacob

Baker,Harry

W.Li,David

E.Boyce4．Design

of

Analog

CMOS

Intergrate

Circuits

--Behzad

Razavi5．边计年等编著.数字系统设计自动化（第2版）.清华大学出版社，2005-7-16．AnalysisandDesignofAnalogIntegratedCircuitsP.R.GrayDesignofAnalogCMOSIntergrateCircuits模拟CMOS集成电路设计BehzadRazavi7．CMOSAnalogCircuitDesignPhillipE.Allen3第一章概述1.1集成电路的发展1.2集成电路设计流程及设计环境1.3集成电路制造途径1.4集成电路设计知识范围认识晶圆和集成电路裸片键合(连接到封装的引脚)7封装，成品8应用微电子技术是当代信息技术的一大基石。1947年美国贝尔实验室的WilliamB.Shockley（肖克利），WalterH.Brattain（波拉坦）和JohnBardeen（巴丁）发明了晶体管，他们为此获得了1956年的诺贝尔物理学奖。图1.1是代表这一具有划时代意义的点接触式晶体管的照片。1.1集成电路（IC）的发展图1.1最原始的点接触式晶体管

WhyVLSI?1958年12月12日，在德州仪器公司（TI）从事研究工作的JackKilby（克尔比）发明了世界上第一块集成电路IC（IntegratedCircuits），为此他在42年后获得了2000年的诺贝尔物理学奖。图1.2给出JackKilby发明的世界上第一块集成电路（IC）照片。以上两项革命性的发明推进人类社会进入微电子时代和信息时代，表1.1列出1947年以来集成电路相关工艺技术、电路规模和产品的发展概况。图1.2JackKilby发明的世界上第一块集成电路表1.1集成电路相关工艺技术、

电路规模和产品的发展概况

13摩尔定律(Moore’sLaw)Moore'slaw:thenumberofcomponentsperICdoublesevery18months.Moore'slawholdtothisday.Moore’sLaw图1.3集成电路规模按摩尔定律发展的趋势图1.4英特尔公司1971年推出的第一代微处理器4位的40004芯片

图1.4为英特尔公司1971年推出的型号为4004的第一代4位微处理器的芯片照片。它含有2300只晶体管，芯片面积为13.5mm2，封装在一个16针的双列直插DIP塑料管壳内。采用了10

m线宽的PMOS4004工艺，时钟频率为108kHz。Intel4004Micro-ProcessorIntelPentium(II)---1997图1.5为英特尔公司1997年推出的型号为Pentium（奔腾）II的微处理器的芯片照片，它含有7500000只晶体管，芯片面积为209mm2，采用了0.35

m线宽一层多晶硅加四层金属的CMOS工艺，时钟频率为233300MHz。

图1.5英特尔公司1997年推出的Pentium（奔腾）II微处理器芯片

图1.6为英特尔公司2000年推出的型号为Pentium（奔腾）4的微处理器的芯片照片，有42000000只晶体管，采用了0.18

m的CMOS工艺，时钟频率为1.5GHz。

图1.6英特尔公司2000年推出的Pentium（奔腾）4微处理器芯片

反映集成电路发展速度的另一大类芯片存储器:静态随机存储器SRAM、动态随机存储器DRAM、只读存储器ROM，电可擦除可编程只读存储器E2PROM、快闪存储器FlashMemory等。它们的特点是电路规整，容量大，更依赖于工艺。表1.2列出了DRAM的发展情况。

[1]

SRAM主要用于制造Cache。速度快，集成度低，无需刷新[2]DRAM用于通常的数据存取。我们常说内存有多大，主要是指DRAM的容量。[3]目前主板上的BIOS大多使用FlashMemory制造，翻译成中文就是“闪动的存储器”，通常把它称作“快闪存储器”，简称“闪存”。这种存储器可以直接通过调节主板上的电压来对BIOS进行升级操作。不加电的情况下数据也不会丢失。表1.2动态存储器容量、芯片面积、

工艺和价格发展惰况

当前国际集成电路技术发展趋势

表1.3列出了世纪之交时美国半导体协会给出的集成电路制造技术进程路标（Roadmap）表1-3集成电路制造技术进程路标

制造工艺的微米是指IC内电路与电路之间的距离-线宽或沟道长度

集成电路技术发展趋势1.特征尺寸：微米

亚微米

深亚微米，目前的主流工艺是0.35、0.25和0.18

m，0.15和0.13

m已开始走向规模化生产；90nm工艺正在推出。图1.7自左到右给出的是宽度从4

m

70nm按比例画出的线条。由此，我们对特征尺寸的按比例缩小有—个直观的印象。

4

m2m1m0.5m0.25m0.13

m70nm

图1.7特征尺寸从4

m-70nm的成比例减小的线条

图1.8尺寸从2英寸

12英寸成比例增加的晶圆2晶圆的尺寸增加，当前的主流晶圆的尺寸为8英寸，正在向12英寸晶圆迈进。图1.8自左到右给出的是从2英寸

12英寸按比例画出的圆。由此，我们对晶圆尺寸的增加有一个直观的印象。通过图1.9中以人的脸面相对照，我们可以对一个12英寸晶圆的大小建立一个直观的印象。图1.9一个12英寸晶圆与人脸大小的对比

12英寸(300mm)0.09微米是目前量产最先进的CMOS工艺线关心工艺线3

集成电路的规模不断提高，CPU（P4）已超过4000万晶体管，DRAM已达Gb规模，SSI

SOC；。4

集成电路的速度不断提高，采用0.13

mCMOS工艺实现的CPU主时钟已超过2GHz，实现的超高速数字电路速率已超过10Gb/s，射频电路的最高频率已超过6GHz。5

集成电路复杂度不断增加，系统芯片或称芯片系统SoC（System-on-Chip）成为开发目标。6

模拟数字混合集成电路向设计工程师提出挑战。7由于集成电路器件制造能力按每3年翻两番，即每年58%的速度提升，而电路设计能力每年只以21%的速度提升，电路设计能力明显落后于其器件制造能力，且其鸿沟（gap）呈现越来越变宽的趋势。8集成电路产业连续几十年的高速增长和巨额利润导致世界范围内集成电路生产线的大量建设，目前已经出现过剩局面。9工艺线建设投资费用越来越高。目前一条8英寸0.35

m工艺线的投资约20亿美元，但在几年内一条12英寸0.09

m工艺线的投资将超过100亿美元。如此巨额投资已非单独一个公司，甚至一个发展中国家所能单独负担的。

制造集成电路的掩膜很贵。根据SemaTech报告，“一套130nm逻辑器件工艺的掩膜大约需75万美元，一套90nm逻辑器件工艺的掩膜大约需165万美元，一套65nm逻辑器件工艺的掩膜大约需300万美元。”然而每套掩膜的寿命有限，一般只能生产1000个晶圆。工艺线投资的高成本和设计能力的普遍落后，导致多数工艺线走向代工（代客户加工，Foundry）的经营道路。

电路设计、工艺制造、封装的分立运行为发展无生产线（Fabless）和无芯片（Chipless）集成电路设计提供了条件，为微电子领域发展提供了条件。

1.1集成电路的发展1.2集成电路设计流程及设计环境1.3集成电路制造途径1.4集成电路设计知识范围IDM与Fabless集成电路实现集成电路发展的前三十年中，设计、制造和封装都是集中在半导体生产厂家内进行的，称之为一体化制造（IDM，IntegratedDeviceManufacture）的集成电路实现模式。近十年以来，电路设计、工艺制造和封装开始分立运行，这为发展无生产线（Fabless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件。FablessandFoundry:Definition

无生产线与代工:定义WhatisFabless? ICDesignbasedonfoundries,i.e. ICDesignunitwithoutanyprocessownedbyitself.WhatisFoundry? ICmanufactorypurelysupportingfablessICdesigners,i.e. ICmanufactorywithoutanyICdesignentityofitselfRelationofF&F(无生产线与代工的关系)LayoutChipDesignkitsInternetFoundryFabless设计单位代工单位首先，代工单位将经过前期开发确定的一套工艺设计文件PDK（ProcessDesignKits）通过因特网传送（或光盘等媒质邮寄）给设计单位，这是一次信息流过程。PDK文件包括工艺电路模拟用的器件的SPICE参数，版图设计用的层次定义、设计规则、晶体管、电阻、电容等元件和通孔（via）、焊盘等基本结构的版图，与设计工具关联的设计规则检查DRC（DesignRulecheck）、参数提取（EXTraction）和版图电路图对照LVS（Layout-vs-Schematic）用的文件。

ProcessDesignKits设计单位根据研究项目提出的技术指标，在自己掌握的电路和系统知识基础上，利用PDK提供的工艺数据和CAD/EDA工具，进行电路设计、电路仿真（或称之为“模拟”）和优化、版图设计、设计规则检查DRC、参数提取和版图电路图对照LVS，最终生成通常以—种称之为GDS-II格式的版图文件，目前基本上都是通过因特网传送给代工单位。这也是一次信息流过程。

设计代工单位根据设计单位提供的GDS-II格式的版图数据，首先制作掩膜（Mask），将版图数据定义的图形固化到铬板等材料的一套掩膜上。一张掩膜一方面对应于版图设计中一层的图形，另一方面对应于芯片制作中的一道或多道工艺。正是在一张张掩膜的参与下，工艺工程师完成芯片的流水式加工，将版图数据定义的图形最终有序地固化到芯片上。这一过程通常简称为“流片”。根据掩膜的数目和工艺的自动化程度，一次流片的周期约为2个月。代工单位完成芯片加工后，根据路程远近，利用飞机等不同的快速运输工具寄送给设计单位。

制造设计单位对芯片进行参数测试和性能评估，符合技术要求时，进入系统应用。从而完成一次集成电路设计、制造和测试与应用的全过程。否则就需进行改进和优化，才能进入下一次循环。测试1.1集成电路的发展1.2集成电路设计流程及设计环境1.3集成电路制造途径1.4集成电路设计知识范围表1.4

国内可用Foundry(代客户加工)厂家国内在建、筹建Foundry(代客户加工)厂家上海:“中芯”，8”,0.25

m,2001.10“宏力”，8”,0.25

m,2002.10“华虹-II”，8”,0.25m,筹建台积电(TSMC),已宣布在松江建厂北京:首钢NEC,8”,0.25m,筹建天津:Motolora,8”,0.25m,动工苏州:联华(UMC),已宣布在苏州建厂表1-5

境外主要代工厂家所在的地区和其主导（特有）工艺

芯片工程与多项目晶圆计划

ManyICsfordifferentprojectsarelaidononemacro-ICandfabricatedonwafersThecostsofmasksandfabricationisdividedbyallusers.Thus,thecostpaidbyasingleprojectislowenoughespeciallyforR&D（研发）TheriskoftheIC’sR&Dbecomeslow SingleIC Macro-IC MPW (layout) (layout/masks) (wafer

macro-chip

singlechip)多项目晶圆技术表1-6拟开辟的代工渠道和工艺国内同行通过与MOSIS建立合作关系，到2003年通过MOSIS完成了10多批近百种芯片的研制。（MetalOxideSemiconductorImplementationService）以多项目晶圆形式完成了0.35微米CMOS、0.25微米CMOS、0.18微米CMOS和砷化镓等工艺的多批次共100多种集成电路的设计、制造和测试。集成电路设计技术的内容国内外可用生产线资源（工艺,价格,服务）的研究和开发可用生产线工艺文件（Tech-files）的建立元件库（Cell-libraries）的开发；具有知识产权的单元电路、系统内核（IP-cores）功能模块的开发和利用；系统芯片（SoC）设计；多项目晶圆的开发与工艺实现；芯片测试系统和方法的研究。MeasurementSystemofUltra-High-SpeedICsDCSupplierR&S10MHz-40GHzSignalSourceAgilent83484AAgilent86100A

Cost:US$400000ProbeStation1.1集成电路的发展1.2集成电路设计流程及设计环境1.3集成电路制造途径1.4集成电路设计知识范围1)系统知识计算机/通信/信息/控制学科2)电路知识更多的知识、技术和经验3)工具知识任务和内容相应的软件工具4)

工艺知识元器件的特性和模型/工艺原理和过程系统知识。对于计算机学科：计算机软硬件系统；通信学科：有程控电话系统、无线通信系统、光纤通信系统等；信息学科：有各种信息处理系统；控制学科：有各种控制系统。

SOC时代，系统工程师必须亲自参与SOC级别集成电路的设计。另一方面，以往的器件和电路工程师在SOC时代必须熟悉系统，以实现SOC的设计。这就是说，所有的集成电路设计工程师都必须掌握一定的系统知识。这些知识包括软件和硬件两个方面。对于从事前端设计的工程师来讲，则必须对系统的理解达到精通的程度。

电路知识。既然是集成电路设计，电路知识就是核心知识。集成电路设计工程师，特别是在逻辑门级、晶体管级和版图级从事设计的工程师，必须对各类功能电路和基本单元电路的原理和设计技术达到融会贯通的程度。集成电路设计相对于数字电路、模拟电路和模数混合电路设计需要更多的知识、技术和经验。射频电路RFIC、微波单片集成电路MMIC、毫米波单片集成电路M3IC，Gb/s速度级超高速集成电路的设计，更需要特殊的知识、技术和经验。

工具知识。从VLSI到SOC，芯片上晶体管的数目达到了数千万量级，它们形成的网络方程的阶数可能达到同样量级。我们知道，小于10阶的线性方程也许还可用手工求解，10阶以上就很难想象用手工计算了。何况晶体管本身是非线性器件，由它们组成的网络方程是高度复杂的非线性方程。另外，系统级芯片不仅包含硬件部分，还包括软件部分。这样的芯片绝非用手工可以分析和设计的。事实上，从小规模集成电路开始，人们就引入了计算机辅助设计（CAD，Computer-aided-design）技术，开发了一系列CAD软件工具。SPICE程序就是著名的集成电路分析程序，经过30余年的发展，如今已成为集成电路设计的工业标准。随着设计自动化程度的提高，出现了如Candence、Synopsis和MentorGraphics等开发电子设计自动化（EDA）的专业公司。现在，从功能验证，逻辑分析和综合，电路分析到版图设计都有多家公司提供的多种类型软件工具的支持。集成电路设计工程师必须根据所从事的设计任务和内容掌握相应的软件工具。譬如，在逻辑电路级从事设计的工程师就需要掌握VHDL或Verilog等硬件描述语言和相应的分析和综合工具。在晶体管级从事电路设计的工程师就需要掌握SPICE或类似的电路分析工具。设计版图时则需要版图设计工具。工艺知识。集成电路的设计，特别是涉及后端（back-end）即物理层（physicallayer）的设计与工艺制造息息相关。无生产线加代工模式的IC设计工程师虽然不需要直接参与集成电路的工艺流程，掌握工艺的每一个细节，但掌握IC设计所用元器件的特性和物理数学模型，了解制造工艺的基本原理和过程，对于IC的成功设计是大有帮助的。事实上，集成电路电路设计工程师最好是熟悉集成电路制造过程中从芯片外延和掩膜制作，一步步光刻、材料淀积和刻蚀、杂质扩散或注入，一直到滑片封装的全过程，关心每一步工艺对元器件和电路性能的影响。这样才能读懂代工工艺厂家提供的设计文件（DesignKits），全面地利用、甚至充分地挖掘出工艺的潜力，在现有工艺的基础上，成功地创造出功能最强和性能最佳的集成电路。

由于集成电路技术发展迅猛，新技术层出不穷、一般教科书在最新技术方面通常都有2—3年的滞后期。为了了解技术发展的最新动向和成果，目前最简捷的途径是利用Internet。但是，真正学习和掌握技术基本内容的途径是查阅专业期刊和学术会议论文集中的论文，更直接的途径是参加学术会议与同行进行面对面的交流。

相关的期刊和学术会议国内与集成电路设计相关的期刊有：(1)

电子学报(2)

ChineseJournalofElectronics(3)

电路与系统学报(4)

半导体学报(5)

ChineseJournalofSemiconductors(6)

半导体光电(7)

中国集成电路(8)微电子技术，等等与集成电路设计相关的国际期刊包括：