第二章 微型计算机基础

¥

第2章微型计算机基础

★★

*

1

gg•

微型机的构成及工作原理

8088/8086CPU的结构及工作原理

系统总线

★

«2

§2.1微型机的基本结构

CALU

「微处理器1控制器

主机J存储器I寄存器

r[i/o接口

[总线

1硬件系统《

.(「键建、鼠标

微

型

机

计〔外设显示器

算J

统

系I软驱、硬盘、光驱

〔打印机、扫描仪

、软件系统X系统软件★

软件余-允1应用软件、丁

3

微型计算机的基本结构

微型计算机的概念结构由运算器、控制器、

存储器、输入输出系统等几个部分组成。

从功能部件上分：微型计算机的硬件系统

结构主要由CPU、存储器(RAMROM)、

I/O接口、I/O设备、总线组成。

■*★

*4

Addressbus,AB

CPU

Databus,DB

Controlbus,CB

I/O接口外设

CPU

计算机的控制中心，提供运算、判断能力

构成：ALU>CU>Registers(p29)

CPU的位数：4位、8位、16位、32位

是指一次能处理的数据的位数

★★

地址及缱(AB)

I地址缓冲器I

内部总线

通用寄存器

堆栈指针(SP)

指令译码器(ID)

程序计数器(PC)

作控制器(OC)操作控

制信号

控制器

控制总线(CB)

图2-3微处理器典型结构示意图7

存储器

内存单元的地址和内容

内存容量

内存的操作

内存的分类

★8

内存单元的地址和内容

内存包含有很多内存单元（每个内存单元包含8bit）,为区

分不同的内存单元，计算机对每个内存单元进行编号，

内存单元的编号就称为内存单元地址

内存单内存单

元地址、、元内容

9

内存容量

8088/8086的内存地址编排为

OOOOO"FFFFFH

★十

10

读：将内存单元的内容取入CPU,原单元内容不改变;

写：CPU将信息放入内存单元，单元中原内容被覆盖;

内存的读写的步骤为:

11

③

10010111

00000100

1)CPU把要读的内存单元的地址放到AB上

2)CPU发出读写命令

3)数据从指定的单元读出到DB★年

4)CPU紧接着从DB上取回数据/12

地址

(1)(2)

00100110

0000100000

地

址

译

码

器

•CPU把要写的内存单元的地址放到AB上

•CPU紧接着把要写入的数据放到DB上

•CPU发出写命令i

•数据被写入指定的单元上

辎B/输出接口

简写为I/O接口，是CPU与外部设备间的桥梁

★¥

14

总线BUS

•连接多个功能部件的一组公共信号线

•地址总线AB（单向）：用来传送CPU输出的地址

信号，确定被访问的存储单元、I/O端口。地址线的

根数决定了CPU的寻址范围。

CPU的寻址范围=2%n为地址线根数

•数据总线DB（双向）：在CPU与存储器、I/O接口

之间数据传送的公共通路。数据总线的条数决定

CPU一次最多可以传送的数据宽度。

•控制总线CB（双向）：用来传送各种控制信号**

15

2.1.2微型机的工作过程

程序预先存放在计算机的存储器中，计算机按程序

的流程自动地连续取出指令并执行之。

为实现自动连续地执行程序，控制器内设置有程序

计数器PC,它可根据指令的长度自动增量（总是指

向下一条指令）。只要给出程序中第一条指令的地

址，控制器就可依据程序中的指令顺序地取指令、

译码、执行指令，直到完成。

★★

★16

执行指令的三个基本步骤:

1丁

取指令；PC增量，指向

下条指令

译码

执行

丁

★¥

17

例：计算5+8(p35)

汇编语言程序对应的机器指令对应的操作

MOVAL,510110000将立即数1传送到累加寄存器AL中

00000101

ADDAL,800000100计算两个数的和，结果存放到AL中

00001000

MOV[0008],AL10100010将AL中的数传送到0008地址单元

00001000

00000000

HLT11110100停机

18

§2.28088微处理器

主要内容：

8088CPU外部引线及功能；

8088CPU的内部结构和特点；

各内部寄存器的功能；

8088的工作时序。

•*

★19

2.2.1概述

8088、8086基本类似

16位CPU、AB宽度20位

差别：

指令预取队列：8088为4字节，8086为6字节

数据总线引脚：8088有8根，8086有16根

8088为准16位CPU,内部DB为16位，但外部仅为

8位，16位数据要分两次传送

本课程主要介绍8088（IBMPC采用）★★

*20

8088CPU的两种工作模式

8088可工作于两种模式:

最小模式：

总线由芯片本身的引脚直接引出。仅需4片外围芯

片便可构成一个小型应用系统，为单处理机模式。

最大模式：

系统总线由8088和总线控制器8288共同构成。这

种模式下构成的微型机除8088CPU以外，还可以

接一个协处理器8087,构成多微处理器系统；

21

图2-13最小的8088系统

22

指令的一般执行过程:

取指令“指令译码，读取操作数

，执行指令——存放结果

★¥

23

8088以前的CPU采用串行工作方式:

CPU

BUS

1)CPU执行指令时总线处于空闲状态

2)

的完成

*

24

并行工作方式:

EU

BIU

BUS

25

8088的指令流水线

•EU不断地从指令队列中取出指令并执行。

指令队列出现空字节时，BIU就自动执行一

次取指令周期，从内存中取出后续的指令

代码放入队列中；当遇到跳转指令时，

BIU就使指令队列复位，从新地址取出指令，

并立即传给EU去执行。

★¥

*26

结论

指令队列的存在使EU和BIU两个部分可

同时进行工作，从而

•提高了CPU的效率；

•降低了对存储器存取速度的要求

新型CPU将一条指令划分成更多的阶段，

以便可以同时执行更多的指令，例如，

PHI为14个阶段，P4为20个阶段（超皴*

流水线）★,

2.2.38088CPU的31线及功金巨

引脚定义的方法可大致分为:

•每个引脚只传送一种信息（即等）；

•引脚电平的高低代表不同的信号（io/W）；

•CPU工作于不同方式有不同的名称和定义;

•分时复用引脚（的7〜AD。等）;为了减少芯片的引脚,

8088的许多引脚具有双重定义和功能，可以分时复用；即

在不同时刻，这些引线上的信号是不同的。

•引脚的输入和输出分别传送不同的信息。

28

2.2.38088的外部引脚及其功能

・40条引脚,双列直插式封装

GNCL1u40Vcc

A14-239A]5

A13-338—A16/S3、

A12-437一A17/S4地址、段寄存器状态复用；

36一

Au.5A18/S5s=o,S=IF,

35—65

系统状态信号A-6A19/S6，

*10--一a/S4s3=00,ESS4s3=01,ss

-_wy""I

输出；SS0

33一MN/MXHIGHS4s3=10,CSS4s3=11,DS

A8-8

AD-32—RD

79=0,最大模式

—

AD6-1031HOLD无功能

一

AD5-1130HLDA-RQ/GTO

ALE=1,地址AD-1229—WR_

4访问输入输

信号;28一IO/MLOCK=1，

AD3-13

27一

DEN=0,数据AD2-14DT/R工数据传送方向控制信

AD-26一

t15DENS]号，

信号；25

AD0-16ALE-So

17=1,CPU发送数据;

NMJINTAQS0

f.r1r八1/t-/、、J接收数据;

।ICS23—TEST「QS1输入信号，由

可屏蔽中断请22一

CLK-19READY内存或I/O设备据;

求输入信号；2021一RESET

GND-发出。r

29

颉与io/丽、DT/R共同决定了最小模式

下当前总线周期的状态。

IO/MDTIRSS0操作

100发中断响应信号

101读I/O端口

110写I/O端口

111暂停

000取指令

001读内存

010写内存

A

011无作用*

*30

表2・3复位后的内部寄存器状态

内部寄存器内容内部寄存器内容

CSFFFFHIP0000H

DS0000HFLAGS0000H

SS0000H其余寄存器0000H

ES0000H指令队列

31

主要引线(最小模式下)

>8088是工暂最小还是最大模式由MN/MX端状态

决定：MN屈=0时工作于最大模式，反之工作于

最小模式。

数据信号线(DB)与地址信号线(AB)：

•AD7-AD0：三态，地址/数据复用线。ALE有效时输出

地址的低8位。传送数据信号时为双向。

•A19-A16：三态，输出。高4位地址信号，与状态信号

S6・S3分时复用。

•A15〜A8：三态，输出。输出8位地址信号。**

/32

主要的控制和状态信号

•WR：三态，输出。写命令信号；

•恒_三态，输出。读命令信号；

IO/M：三态，输出。指出当前访问的是存储器还是I/O接

口。高：I/O接口，低：内存

DEN：三态，输出。低电平时，表示DB上的数据有效；

RESET：输入，为高时，CPU执行复位；

ALE^三态，输出。高：AB地址有效；

DT/R：三态，输出。数据传送方向，高：CPU输出，

低：CPU输入★*

/33

［例］:

当WR=1,RD=O,IO/M=0时，表示

CPU当前正在进行读存储器操作。

★¥

34

READY信号（输入）:

用于协调CPU与存储器、I/O接口之间的速度差异

READY信号由存储器或I/O接口发出。

READY=O时，CPU就在T3后插入Tw周期，插入的

Tw个数取决于READY何时变为高电平。★★

十35

中断请求和响应信号

INTR：输入，可屏蔽中断请求输入端。

高：有INTR中断请求

NMI：输入，非屏蔽中断请求输入端。

低9高，有NMI中断请求

INTA：输出，对INTR信号的响应。

/36

总线保持信号

HOLD：总线保持请求信号输入端。当CPU

以外的其他设备要求占用总线时，

通过该引脚向CPU发出请求。

HLDA：输出，对HOLD信号的响应。为高

电平时，表示CPU已放弃总线控制

权，所有三态信号线均变为高阻状

•*

态O

★37

8088内部由两部分组成:

执行单元(EU)executionunit

总线接口单兀(BIU)businterfaceunit

38

1.算术逻辑单1.段寄存器

TGALU>2.指令指针

.通用寄存器、寄存器

2通

3.指令队列

3.标志寄存器、用

寄4.地址加法器

4.EU控制电路;

存5.总线控制器

器

组

线

总

制

控

总线

逻

辑8

80

图2-168088处理器内部结构框图39

执行单元EU

功能:执行指令

从指令队列中取指令代码♦译码

在ALU中完成数据的运算一＞运算结果

的特征保存在标志寄存器FLAGS中。

■*★

*40

总线接口单元BIU

功能：

•从内存中取指令送入指令预取队列

•负责与内存或输入/输出接口之间的数

据传送

在执行转移程序时，BIU使指令预取队列

复位，从指定的新地址取指令，并立即

传给执行单元执行。★j

*41

存储器寻址

物理地址

•CPU送到AB上的20位的地址称为物理

地址

•80：20根地址线，可寻址22。(1MB)

个存储单元

42

物理地址

物理地址

-60000H

存储器的操作完全基60001H

于物理地址。60002H

A问题：60003H

60004H

8088的内部总线和内

部寄存器均为16位，

如何生成20位地址？

★★

»解决：存储器分段

43

存储器如何分段?

①8086/8088系统中把可直接寻址的1兆的内存空

间分为段的逻辑区域。每段的物理长度为64KB。

②每段的第一个内存单元的物理地址称为段起始

地址，段起始地址必须能被16整除，形式如

XXXXOH,XXXXH为段基址，即段起始地址的高16

位。段基址存在段寄存器CS、DS、SS、ES中。相

对于该段起始地址的字节数称为偏移量；段基址和

段内偏移量又称为逻辑地址。段起始地址可由软件

指定。

③每个段都由连续的存储单元构成，并且独应密

址。

44

逻辑地址

段基地址和段内偏移量组成了逻辑地址

段基址偏移地址（偏移量）

格式为：段基址:段内偏移量

T60000H

如：2000:0370H

段首地址V60002H

XXX…XXX0000

段基地址（16位）

物理地址二段基址X16+偏移地址

45

地址总线

16位段基址

XXXX0

XXXX偏移地址

地址加法器/

线

总

制

20位物理地址控

逻

辑

46

16位

段基址

段内偏移

物理地址

20位

■BIU中的地址加法器用来实现逻辑地址到物理

地址的变换

■8088可同时访问4个段，4个段寄存器指示了

每个段的基地址

8位

◄------------------------------------A

OOOOOH

CS=0400H040001-h

p当前代码段64K

IP:

13FFFHJ

DS=2800H28000H〕

｝当前数据段64K

37FFFHJ

SS=AOOOHA0000H1

SP:

［当前堆栈段64K

BP:

ES=ACDOHACDOOH、

AFFFFH

;但前附加段64K

段可以重叠BCCFFH,

FFFFFH

48

［例］:

已知CS=1055H,DS=250AH,ES=2EF0H,SS=8FF0H,

DS段有一操作数，其偏移地址=0204H,

1）画出各段在内存中的分布

10550H

2）指出各段末地址

3）该操作数的物理地址=?

250A0H

解：各段分布及段首址见右图所示。2EF00H

操作数的物理地址为：

250AHX10H+0204H=252A4H

8FF00H

SS

49

存储器分段测试:

把1MB的地址空间顺序分段，可以分成16个段:

00000〜OFFFFH为第1段

?第3段

?第4段

?第16段

50

存储器为什么要分段?

1.因为8088/8086的寄存器都是16位的，无法装

载20位的物理地址，所以它采用了将地址空

间分段的方法；

2.方便存储器的管理，采用分段甚至分页来管

理，使得多个程序可以并行运行；

3.分段寻址允许程序在存储器内重定位（浮

动），可以把整个程序作为一个整体移到一

个新的区域。允许实模式编写的程序在保护

模式下运行。程序当中使用的地址都是逻辑

地址,■

51

8088的内部寄存器

含14个16位寄存器，按功能可分为三类

「8个通用寄存器

4个段寄存器

〔2个控制寄存器

1、通用寄存器

数据寄存器（AX,BX,CX,DX）

地址指针寄存器（SP,BP）

变址寄存器（SLDI）

53

数据寄存器

088含4个16位数据寄存器，它们又可

分为8个8位寄存器，即:

•AX^^AH,AL

•BX=>BH,BL

•CX«>CH,CL

•DX«>DH,DL

常用来存放参与运算的操作数或运算结果★

54

数据寄存器特有的习惯用法

AX：累加器。多用于存放中间运算结果。所有

I/O指令必须都通过AX与接口传送信息；

BX：基址寄存器。在间接寻址中用于存放基地址；

CX：计数寄存器。用于在循环或串操作指令中存

放循环次数或重复次数；

DX：数据寄存器。在32位乘除法运算时，存放

高16位数；在间接寻址的I/O指令中存放

I/O端口地址。★.

★55

地址指针寄存器

SP：堆栈指针寄存器，其内容为栈顶的

偏移地址；

BP：基址指针寄存器，常用于在访问内

存时存放内存单元的偏移地址。

♦¥

★56

BX与BP在应用上的区别

作为通用寄存器，二者均可用于存放数据;

作为基址寄存器，BX通常用于数据段，

一般与DS或ES搭配使用；

BP则通常用于堆栈段，与SS搭配使用。

★年

57

变址寄存器

•SI：源变址寄存器

•DI：目标变址寄存器

变址寄存器常用于指令的间接寻址或变

址寻址。特别是在串操作指令中，用SI

存放源操作数的偏移地址，而用DI存放

目标操作数的偏移地址。

58

2、段寄存器

用于存放逻辑段的段基地址（逻辑段的概念后面将要介绍）

cs：代码段寄存器

代码段用于存放指令代码

DS：数据段寄存器

ES：附加段寄存器

数据段和附加段用来存放操作数

SS：堆栈段寄存器

堆栈段用于存放返回地址，保存寄存器内容,

传递参数

3、控制寄存器

IP：指令指针寄存器，其内容为下一条

要执行的指令的偏移地址

•FLAGS：标志寄存器

•状态标志：存放运算结果的特征

•控制标志：控制某些特殊操作

[6个状态标志位(CF,SF,AF,PF,OF,ZF)

〔3个控制标志位(IF,TF,DF)

60

•采用并行流水线工作方式

•对内存空间实行分段管理：

＞每段大小为64KB

＞段地址寄存器指示段的首地址

＞用段地址和段内偏移实现对1MB空间的寻址

分段寻址允许程序在存储器内重定位（浮动）；

•支持多处理器系统；

片内没有浮点运算部件，浮点运算由数学协处理器8087支

持（也可用软件模拟）

注:80486DX以后的CPU均将数学协处理器作为糕准部卜

件集成到CPU内部4

二62

五、工作时序

•时序的概念：CPU各引脚信号在时间上的关系。

•时钟周期：每个时钟脉冲的持续时间成为一个时钟周期，

用「表示，由时钟发生器产生，是CPU工作的基本时间单位。

PC/XT时钟频率4.77MHz,时钟周期是210ns。

•总线周期：CPU完成一次访问内存（或接口）操作所需要的

时间。8088执行存储器读或存储器写操作需用4个时钟周

期。8088的总线周期由4个时钟周期组成，称为Tl、T2、

T3、T4状态；

指令周期P：由若干个总线周期组成。是从取指令开始到指

令执行完毕所需要的时间。★¥

63

MN/M

XIO/KT

用）

WR

ALE

8088

9JSA_A

|［钟发1916

CLK•一个典型的总线周期

衽器

RES

RESET▲A

I8284A15-A8

一个总线周期

64

图2-218088读总线周期

图2-228088写总线周期

AK〜Ag）_一（地址输出一）-------

AD,〜AD。（地址输出Y数据输入）----------

ALE

IO/M低电平=写存储器，高电平=写1平接口Y

利用READY信号，使CPU达到可靠地

读写内存和I/O接口的目的

DEN

66

4概述

总线：

是一组导线和相关的控制、驱动电路的

集合。是计算机系统各部件之间传输地

址、数据和控制信息的公共通道。

"地址总线(AB)

＜数据总线(DB)

、控制总线(CB)★¥

★68

总线分类

按相对「片内总线

CPU的位置”〔片外总线

"CPU总线:CPU(9外围部件

按层次

＜系统总线:主机＜91/0接口

结构

:外部总线:微机(9外设

69

总线结构

单总线结构

简单，但总线竞争严重

多总线结构

面向CPU的双总线结构

双总线结构

面向主存的双总线结构

多总线结构

★¥

★71

在多总线结构中，以双总线结构为主;

(1)面向CPU的双总线结构

★72

(2)面向主存储器的双总线结构

系统总线

73

三、常见的系统总线

①物理特性

物理特性指的是总线物理连接的方式。包括总线的根

数、总线的插头、插座是什么形状的、引脚是如何

排列的等。例如IBMPC/XT机的总线共62根线，分

两排编号。当插件板插到槽中后，左面是B面，引

脚排列顺序是B1—B31,右面是A面，引脚排列顺

序是A1—A31,A面是兀件面。

*75

②功能特性

功7辐性描写的是这一组总线中每一根线的功能

是什么。从功能上看，总线分成三组：地址总线，

数据总线和控制总线。

③电器特性

电器特性定义每一根线上信号的传递方向、有效

电平范围。地址线和数据线都是高电平有效。控制

线低电平有效。

★年

★76

④时间特性

时间特性定义了每根线在什么时间有效。

也就是说用户什么时间可以用总线上的信号、

或者用户什么时候把信号提供给总线，CPU才

能正确无误地使用。

★

*77

总线的性能指标

总线的带宽：每秒钟传送多少字节，单位是字节/秒

(B/s),或MB/s

总线的宽度：总线同时传送的数据位数，如16位、32

位、64位；

总线的工作频率：就是总线的时钟频率MHz；

总线的带宽BW二总线的宽度/8X总线的工作频率/每

个总线周期的时钟数；

★

*78

常见的系统总线:

•PC-XT总线：81年推出的基于8位机PC/X惘总线，称

为PC总线；

ISA(IndustryStandardArchitecture)工业标准

体系结构总线，98根，总线的宽度16位，工作频率

8MHz,最大数据传输率是16MB/s；它是由IBM公司

在1984年为PC/AT(286)微型计算机定制的，也叫

AT总线，ISA插槽为黑色。它的低速总线特性限制了

多个设备共享资源，因此，到1990年逐渐被PCI插槽

代替。

★★

79

ISA总线插座插槽-般为主色片

PC-XT总线

80

EISA总装：扩展工业标准总线。198根，总线二度32

位，是为32位的386机设计的。工作频率8M,最大数

据传输率33M。EISA和ISA完全兼容。咖啡色。

MCA(microchannelarchitecture)微通道总线结构，

旧M公司专为PS/2系统开发。

PCI(PeripheralComponentInterconnect)局部总线

(外围部件互联总线)：PCI32的总线宽度32位，工

作频率33M,最大数据传输率133MB/S,124针插槽。

PCI64采用188针插槽，总线宽度64位，工作频至

66M,最大数据传输率528MB/S。★★

★81

•特点:即插即用；白色。它在CPU和外围设备之间提供了一条独立的数据通

道，因而叫局部总线。它使得每种设备都能直接和CPU取得联系。

•可以把PCI局部总线看作是一个独立的处理器使用，

不局限于80X86o

PCI总线能支持高达10个外围设备，其中的某些外围

设备必须嵌入到系统主板上。

它支持总线主控方式,允许多处理机系统中的任何一

个微处理机成为总线主控设备，对总线操作进行控

制。

•它与ISA、EISA微通道等多种总线兼容.★★

/82

支持5V和3.3V两种扩充插槽：

PCI总线规定了三种不同种类的PCI板（一种是3.3V,

一种是5V,另一种是通用的），明确规定3.3VPCI

不能插到5V插槽内，反之亦然，通用PCI板在两种

类型的插槽上都能工作。

每一个PCI卡都配备有一个大小为256字节的配

置存储器。其中的前64个字节为一个标准标题内容

简介，其内配备有有关PCI卡类型、制造厂家、版本、

卡的当前状态、Cache大小，总线延迟时间等信息。

余下的那192个字节信息则视不同卡而定。★★

★83

芯片组

CPU的外围控制芯片，通常为2片

两种架构：南北桥、HUB(加速中心)

•南北桥

-北桥——提供PCI桥接、AGP接口、CPU/主存/高速缓存的连接

-南桥——提供USB、IDE、FDD、HDD、串/并口及ISA桥接

例如:Intel440BX.VIA694(KT133)+686B等

•HUB

■GMCH——AGP接口、存储器通道

-ICH——PCI桥接、IDE控制器、USB、串/并口

■FWH——系统BIOS、显示BIOS、随机数发生器

例如：Intel810、Intel815.Intel845等

85

2348088系统总线

最小模式一仅支持单处理器（p65图2・32）

•主要解决的问题：

•地址与数据的分离

•地址锁存

★年

86

图2-218088读总线周期

假设(DS)=3000H,(BX)=500CH,(3500cH)=9AH

执行

信号变化过程：

T1T2T3T4

A19〜AO上出现有效信号

■0011010100000000

1100

■(由CPU发出)

ALE上出现正脉冲信号

MEMR变低

D7〜D0上出现有效信号

■10011010

■(由内存送啜

MEMR变高，数据

88

MN/MX

IO/M—IO/M、

RDARD

WR—WR

ALEoE

+5V8088S8TTB

28

2

CLK8系0

时钟发生器oE

sTB

READY统

RES8282

8284RESET总

I线

B--

S8ToE信

2号

AD7〜AD>8

8286

D

A7

TI

D

DT/R--o

oE

DEN

89

图2-328088的最小模式下的总线

匕小模式下

1、若8088CPU的驱动能力不够，可以加上总线驱

动器74LS244进行驱动；

2、按此构成的系统总线还不能进行DMA传送；

★★

90

常用接口芯片介绍

8282/74LS373——具有三态输出的锁存器

•内部包含8个D触发器

・引脚］

-DI。〜Db输入

■DO。〜DO7输出

■STB锁存信号

■OE输出允许

•功能：

-STB=1锁存数据

■OE=0将锁存的数据输出★*

*91

*92

图2・348282具有三态输出的锁存器

总线驱动器

8286/74LS245——双向数据总线驱动器

•引脚：

■A。〜A7和％〜B7双向数据线

■OE输出允许

■T方向控制

•功能：

■OE=0时，门导通；

■门导通时：T=0,B-A；T=1,A-B

*93

囹及何科纹邹劭希

总线变动器

74LS244——三态门驱动器（含8个门）

•引脚：

■I工〜区和0