EDA技术简介课件

刘建彬电子通信学院

课程简介为什么要开这门课？课程的内容？学习目标/如何考察为什么要开这门课？

开设本课程的目的是让学生对本专业相关主干专业课知识进行进一步的应用和实践，增强对专业的感性认识，为毕业后从事集成电路设计工作打下基础.EDA涉及的领域：

学习目标/如何考察

通过本课程的学习，力求使学生根据工程实际合理选择PLD器件，熟悉EDA设计方法及PLD器件设计流程，掌握MAX+plusⅡ安装方法，使学生熟悉基本逻辑单元的VHDL代码，加深EDA设计过程的理解，培养独立设计比较复杂的数字系统能力。培根说：－Historiesmakemenwise让我们先看看EDA的历史数字集成电路的发展晶体管（1955WilliamShockley）小中规模集成电路（1960年代）超大规模集成电路VLSIC(1970年代)专用集成电路ASIC（1980年代）PLD（1970年代）FPGA（Xilinx公司，1984年）好了，我们知道了“米”由来现在我们来学习“煮饭”的方法什么是EDA电子设计自动化（ElectronicDesignAutomation）指设计者利用计算机及相关应用软件完成电子系统设计任务。EDA的三个阶段

CAD

ComputerAssistDesign70年代CAE

ComputerAssistEngineeringDesign80年代ESDAElectronicSystemDesignAutomation90年代CAD阶段

1：选用各种逻辑门．触发器．寄存器．编码译码器。2：用Tango(Protel)等软件布线，焊接在PCB（PrintedCircuitBoard）上调试。现在还存在吗？CAE阶段（1980～1990）

集成电路设计各个阶段的集成工具的产生（原理图输入、编译和连接、逻辑模拟、测试码生成、版图自动布局、单元库的建立）实现从设计输入到版图输出的全程自动化ASIC芯片应用日益广泛专用集成电路ASIC（ApplicationSpecificIntegratedCircuit）CAE阶段的2大特点ASIC大行其道实现了设计的自动化但

设计仍采用图形方式ESDA阶段

使用HDL语言进行设计高层综合（行为级）取得进展物理设计和逻辑设计的融合，在设计初期就考虑芯片物理结构的影响可测试性设计广泛使用（JTAG）IP核大量使用EDA阶段的结果FPGA/CPLD器件取代部分ASIC器件应用系统设计者或者线路板设计者成为芯片设计者本课程的就是：？学习如何使用 可编程逻辑器件进行电子系统设计的方法完成ASIC（专用集成电路） 的设计和实现板级或者系统级的应用系统设计者

也能

设计IC(芯片)

^_^，你、我……

了不起吧？！！如何实现？3个途径FPGA/CPLD可编程ASIC半定制全定制ASIC数字ASIC混合ASICPCB设计途径一：使用可编程逻辑器件使用FPGA/CPLD特点：灵活性通用性好上市周期块对于小批量产品成本低途径二：半定制或者全定制ASIC分类门阵列ASIC标准单元ASIC全定制ASIC特点价格低性能好具有知识产权，保密性好途径三：混合ASIC设计是前2种方法的混合体－>

不是模拟和数字的混合体既具有FPGA可编程逻辑资源，也含有可调用的硬件标准单元模块（CPU,RAM,ROM,硬件加法器，乘法器锁相环）例如：ALTERA公司的Virtex-4系列，StratixII系列硬件描述语言：起源是电子电路的文本描述。最早的发明者：美国国防部，VHDL,1983大浪淘沙，为大者二：VHDL

和

VerilogHDL其他的小兄弟：ABEL、AHDL、SystemVerilog、SystemC。一个D触发器的VHDL代码例子--VHDLcodeposition:p83_ex4_11_DFF1---------------------------------------------------------------------------------LIBARYIEEE;--USEIEEE.STD_LOGIC_1164.ALL;ENTITYDFF1IS PORT( CLK : IN BIT; D : IN BIT; Q : OUT BIT );ENDENTITYDFF1;ARCHITECTUREbhvOFDFF1ISBEGIN PROCESS(CLK) BEGIN IFCLK'EVENTAND(CLK='1')AND(CLK'LAST_VALUE='0')THEN --严格的CLK信号上升沿定义

Q<=D; ENDIF; ENDPROCESS;ENDARCHITECTUREbhv;代码实体（5－10）代码结构体（11－20）VHDL

(VeryHighSpeedIntegratedCircuitHardwareDescriptionLabguage)VerilogHDL以C语言为基础，由GDA(GatewayDesignAutomation)公司的PhilMoorby创建于1983年。历史和发展：1989年CADENCE公司收购了GDA公司，拥有了VerilogHDL的独家专利。于1990年正式发表了VerilogHDL，并成立OVI(OpenVerilogInternational)组织推进其发展。1995年CADENCE公司放弃了VerilogHDL专利，使之成为IEEE标准(IEEE1364)。VHDL与VerilogHDL的比较不存在优劣之分。相同电路，2种语言的编码长度大体相同。常用的各种仿真/综合工具均为二者通用。一个公司通常习惯于使用其中一种，和习惯有关。在日本，VHDL用户略多于VerilogHDL，例如：

NEC，日立，福田电子，丸文等公司通常习惯使用VHDL；而松下，CASIO等公司习惯使用VerilogHDL。HDL和C的比较不能使用单步、断点等软件语言调试方法。具有并行性，而软件语言完全顺序执行的。编写时不能随心所欲，按照“规矩”编写代码。看似可实现的代码，仿真往往有很大问题。优点？和传统的电子系统设计相比

使用HDL的优点？与传统电子设计方法的比较

传统的设计过程：模块划分画出逻辑的真值表用卡诺图简化逻辑写出布尔表达式画出逻辑线路图这些都是人工的传统设计是一种“搭积木”设计由标准器件（如74/54系列）构建电路板由电路板搭成电子系统主要的工作量在于系统设计（板互连）PCB板设计传统设计方法的问题复杂电路的设计、调试很困难修改不变可移值性差模块重用困难设计文档很多，不易管理只能在成品制造后测试对设计者的经验要求很高硬件描述语言(VHDL)的优点：1).打破了IC设计者与使用者的界线。

2).迅速掌握。

3).缩短了专用芯片的开发周期。

4).缩小电路板面积，性价比高。

5).设计可重用。

6).自主知识产权。这一点对目前我国尤为 重要。有了HDL语言后？

硬件设计人员的工作过程

已经类似与

软件设计人员，那么 这种模式的好处是？让我们先看看原来是如何做的－>如何使用VHDL来设计电路？VHDL设计电路的的5步曲语言编码逻辑综合功能和时序仿真器件适配器件编程其他的HDL综合工具Altera公司MAX+PLUSII10.2（已经停止发行，新器件不支持）QUARTUSII13.1（推荐使用）Xilinx公司ISE7.0：Xilinx公司集成开发的工具Foundation:Xilinx公司早期开发工具，逐步被ISE取代ISEWebpack：

Webpack是xilinx提供的免费开发软件，功能比ISE少一些，可以从xilinx网站下载EDA设计是

一种基于“芯片”的设计利用EDA工具，采用可编程逻辑器件来设计电子系统减小了PCB板设计和系统设计的工作量。还有······FPGAU1U3U2U4可随时验证设计模块可重用设计文档易于管理（VHDL代码文本）具有知识产权适合高速电路具有高可靠性对设计者的要求降低。具有知识产权如果Intel不提供CPU给联想公司，那会总样？如果设计中的某个芯片价格变高，或者不能按时供货，那如何向客户交代？传统设计受制于人。使用EDA的设计没有这些问题。因为所有的芯片均是自己设计和制造的，这一点对于国防尤其重要。返回适合高速电路信号频率越高，则布线长度应越短 传统设计中PCB的尺寸不可能太小 如果将一块PCB上的设计集成到一个芯片中？ 那么，模块间的连接线长度则??!!返回EDA的结局？一切的开始都已经有了结局

EDA的结局是？FPGA与CPLD

可编程逻辑器件（芯片）的发展阶段PAL:ProgrammableArrayLogicGAL:GenericArrayLogicCPLD:ComplexProgrammableLogicDeviceFPGA:FieldProgrammableGateArray返回如何提高方法有2个理论学习基本数字单元电路的实现PLD器件的工作原理的深入理解比如全局时钟，I/O接口PLL复杂时序电路的设计状态机编程VHDL代码和物理电路的对应如何提高性能：同步电路设计，高速电路设计，时间和面积优化器件的选择项目训练完成一个实际的应用项目本质？工具EDA实际上是一种计算机软件甲：学习一种计算机软件的使用乙：学习某个专门领域的设计知识，比如机械设计理论，电路基础，建筑设计理论哪一个正确？电子工程领域的EDAPLD器件到底能干什么？通信领域视频信号处理ASIC的替代CPU设计的前期仿真教材与参考书：基础篇教材与参考书：提高和应用篇FPGA数字电子系统设计与开发实例导航：求是科技人民邮电出版社2005-6

基于CPLD/FPGA数字通信系统建模与设计段吉海黄智伟电子工业出版社2004-8

挑战SOC—基于NIOS的SOPC设计与实践

彭澄廉周博等清华大学出版社2004-7EDA学习网站和论坛（一）EDA学习网站和论坛（二）ALTERA和XILINX公司的官方网站

有关软件使用，芯片手册，应用笔记，设计实例等应有尽有。我如何教你？假如学生要得到一瓢水教师必须有一桶水假如教师只有一桶水我们要指引给学生了一条河，教会你游泳的技巧，而不是喝水的本领集成电路设计的各个阶段原理图输入编译和连接、逻辑模拟、测试码生成、版图布局、单元库的建立返回EDA设计的一般步骤电路的模块划分设计输入器件和引脚指配编译与排错功能仿真和时序仿真编程与配置，设计代码的芯片运行电路的模块划分人工根据电路功能进行模块划分合理的模块划分关系到电路的性能实现的难易程度根据模块划分和系统功能确定：

PLD芯片型号模块划分后，就可以进行具体设计了设计输入一般EDA软件允许3种设计输入：HDL语言电路图波形输入何为？器件和引脚指配

器件指配为设计输入选择合适的PLD器件型号何谓引脚指配将设计代码（图形）中的端口（PORT）和

PLD芯片的引脚（PIN）对应起来的.指配文件MAX+PLUSII：“*.acf”

QuartusII：“*.qsf”器件和引脚指配的方法

方法有2种在软件的菜单界面中指配修改指配文件（是文本文件）菜单界面中指配修改指配文件CHIPio_2d_lockBEGIN |iVD: INPUT_PIN=7; |iHD: INPUT_PIN=8; |iDENA: INPUT_PIN=6; |iCLK: INPUT_PIN=211; |oCLK: OUTPUT_PIN=237; |oVD: OUTPUT_PIN=234; |oHD: OUTPUT_PIN=233; |oDENA: OUTPUT_PIN=235; ................................................. DEVICE=EPF10K30AQC240-2;END;........................................编译与排错编译过程有2种，作用分别为：语法编译：只是综合并输出网表编译设计文件，综合产生门级代码编译器只运行到综合这步就停止了编译器只产生估算的延时数值完全的编译：包括编译，网表输出，综合，配置器件编译器除了完成以上的步骤，还要将设计配置到ALTERA的器件中去编译器根据器件特性产生真正的延时时间和给器件的配置文件功能仿真和时序仿真仿真的概念： 在设计代码下载到芯片前，在EDA软件中对设 计的输 出进行波形仿真。常用的2种仿真模式功能仿真 对设计的逻辑功能进行仿真时序仿真 对设计的逻辑功能和信号的时间延时进行仿真。仿真前还要做的工作 输入信号的建立QuartusII软件中关于仿真的原文2种仿真文件矢量波形文件：

aVectorWaveformFile(.vwf)文本矢量文件

atext-basedVectorFile(.vec),编程与配置最后，如果仿真也正确的话，那我们就可以将设计代码配置或者编程到芯片中了编程的文件类型对于CPLD或者EPC2，ECS1等配置芯片，编程文件扩展名为：“*.POF“

配置的文件类型对于FPGA芯片，配置文件扩展名为：“*.SOF“

硬件设计和软件设计的时间协调软件模块划分，器件的初步信号确定（主要是根据需要的I/O引脚的数量）软件设计，硬件外围电路设计和器件选择软件仿真仿真完成后，器件信号的重新审核，进行硬件电路图设计综合调试完成设计的几个问题如何组织多个设计文件的系统？，项目的概念。时钟系统如何设计？电路的设计功耗高速信号的软件和硬件设计常用EDA工具软件

EDA软件方面，大体可以分为两类：PLD器件厂商提供的EDA工具。较著名的如